TMS320f280x 数据手册NEW

TMS320C2802, TMS320C2801，and TMS320F2801x DSPs

数据手册

著作编号：SPRS230J 2003年-2007年9月修正

除非有其他说明，本文档中包含了自发布日起的产品数据信息。同时，产品也与德州仪器的每期标准规范说明书一致。对产品的处理不包括所有参数的测试。

目录

修订历史

1 F280x,C2801x,C280x DSPs 1.1特点 1.2商标 2 介绍

2.1 引脚分配 2.2 信号描述 3 功能概况 3.1 内存映射 3.2 简单描述

3.2.1 C28X CPU

3.2.2 存储器总线（哈佛总线结构） 3.2.3 外设总线

3.2.4 实时JTAG接口和分析 3.2.5 FLASH存储器 3.2.6 ROM存储器 3.2.7 M0,M1 SARAMs 3.2.8 L0,L1,H0 SARAMs

3.2.9 BOOT ROM 3.2.10 安全性

3.2.11 外设中断扩展（PIE）模块 3.2.12 外部中断（XINT1,XINT2,XNMI） 3.2.13 振荡器和锁相环（PLL）电路 3.2.14 3.2.15 3.2.16 3.2.17

看门狗 外部时钟 低功耗模式 外设框架

3.2.18 通用输入输出(GPIO)复用引脚 3.2.19 32位CPU定时器（0，1，2） 3.2.20 控制外设 3.2.21 串口外设 3.3 寄存器映射 3.4 器件仿真寄存器 3.5 中断 3.5.1 外部中断 3.6 系统控制 3.6.1 OSC和PLL模块 3.6.2 看门狗模块 3.7 低功耗模式模块 4 外设

4.1 32位CPU定时器0/1/2

4.2 增强型PWM模块（ePWM1/2/3/4/5/6） 4.3 高精度 PWM（HRPWM） 4.4 增强型 CAP模块（eCAP1/2/3/4） 4.5 增强型QEP模块(Eqep1/2)

4.6 增强型AD转换模块 4.6.1 ADC不用时引脚连接

4.6.2 ADC寄存器

4.7 增强型CAN模块（e-CAN-A和eCAN-B） 4.8 SCI模组（SCI-A,SCI-B）

4.9 SPI模组（SPI-A,SPI-B,SPI-C,SPI-D） 4.10 I2C总线

4.11 GPIO复用引脚 5 器件支持

5.1 器件和开发工具名称 5.2 文档支持 6 电路规范 6.1 绝对最大额定值 6.2 推荐运行条件 6.3 电气特性 6.4 电流消耗

6.4.1 减小电流消耗

6.4.2 电流消耗图表

6.5 DSP无信号缓冲区时的引脚冲突连接 6.6 时序参数模型

6.6.1 时序参数的一般注意事项 6.6.2 测试负荷电路 6.7 时钟要求和特性 6.8 上电时序

6.8.1 电源管理和监控电路解决方案 6.9 通用输入输出(GPIO)多路复用器 6.9.1 GPIO-输出时序 6.9.2 GPIO-输入时序 6.10 增强型控制外设

6.10.1 增强型脉宽调制（ePWM）时序 6.10.2 Trip-Zone 输入时序 6.10.3 外部中断时序

6.10.4 I2C电路特性和时序

6.10.5 串行外设接口（SPI）主动模式时序 6.10.6串行外设接口（SPI）被动模式时序 6.10.7 片上模-数转换器

6.10.7.1 ADC上电控制位时序 6.11 详细描述

6.12 FLASH时序

6.13 ROM时序（仅适用于C280x） 7 从F280X到C280X的移植 7.1 移植方法 8 机械数据

图形列表

2-1 TMS320F2809，TMS320F2808 100-pin PZ LQFP（Top View） 2-2 TMS320F2806 100-pin PZ LQFP（Top View）

2-3 TMS320F2802，TMS320F2801，TMS320C2802，TMS320C2801， 100-pin PZ LQFP（Top View） 2-4 TMS320F2801x 100-Pin PZ LQFP（Top View） 2-5 TMS320F2809，TMS320F2808，TMS320F2806，TMS320F2802，TMS320F2801，TMS320F28016，TMS320F28015，TMS320C2802，TMS320C2801 100-ball GGM and ZGM MicroStar BGA(Bottom View) 3-1 原理框图

3-2 F2809内存映射 3-3 F2808内存映射 3-4 F2806内存映射 3-5 F2802，C2802内存映射

3-6 F2801, F28015,F28016,C2801内存映射 3-7 外设中断资源

3-8 使用外设中断模块时的中断复用 3-9 时钟和复位电路 3-10 OSC和PLL 方块图 3-11 3.3V外部晶振的使用 3-12 1.8V外部晶振的使用 3-13 内部晶振的使用 3-14 看门狗模块

4-1 CPU定时器

4-2 CPU定时器中断信号和输出信号 4-3 280x系统的多路PWM模块 4-4 ePWM

4-5 eCAP功能方块图 4-6 eQEP功能方块图 4-7 ADC模块方块图

4-8 使用内部参考时的ADC引脚连接 4-9使用外部参考时的ADC引脚连接 4-10 eCAN方块图和接口电路 4-11 Ecan-A存储映射

4-12 Ecan-B存储映射

4-13 串行通信接口模组方块图 4-14 SPI模组方块图（被动模式） 4-15 I2C接口设计 4-16 GPIO复用引脚方块图 4-17 使用取样窗口的条件

5-1 TMS320X280X器件命名举例 6-1 典型的运行电流相对频率（F2808） 6-2 典型的运行电流相对频率(F2808) 6-3 无信号缓冲时的硬件连接 6-4 3.3V测试负荷电路 6-5 时钟时序 6-6 上电复位

6-7 热复位

6-8 有效写入PLLCR寄存器的举例 6-9 通用输出时序 6-10 采样模式

6-11 通用输入时序

6-12 空闲进入和退出时序 6-13 备用进入和退出时序

6-14 使用通用IO口的中断唤醒 6-15 PWM HI-Z特性

6-16 ADCSOCAO or ADCSOCBO 时序

6-17 外部中断时序

6-18 SPI主动模式外部时序（CLOCK PHASE = 0） 6-19 SPI主动模式外部时序（CLOCK PHASE = 1） 6-20 SPI被动模式外部时序（CLOCK PHASE = 0） 6-21 SPI被动模式外部时序（CLOCK PHASE = 1） 6-22 ADC上电控制位时序 6-23 ADC 模拟输入阻抗模式 6-24 单通道模式时序 6-25多通道模式时序

表单列表

2-1 硬件特性（100MHZ器件） 2-2 硬件特性（60MHZ器件） 2-3 信号描述

3-1 F2809的FLASH段地址 3-2 F2808的FLASH段地址

3-3 F2802、F2806的FLASH段地址

3-4 F2801、F28015、F28016的FLASH段地址 3-5 3-6 3-7 3-8

使用代码保护模式的影响 等待状态

自举模式选择

外部frame0寄存器

3-9 外部frame1寄存器 3-10 外部frame2寄存器 3-11 器件硬件寄存器 3-12 PIE外部中断

3-13 PIE配置和控制寄存器

3-14 外部中断寄存器

3-15 PLL,Clocking,Watchdog,and Low-Power Mode 寄存器 3-16 PLLCR寄存器位定义 3-17 可能的PLL配置模式

3-18 低功耗模式

4-1 CPU定时器0，1，2配置和控制寄存器 4-2 ePWM控制和标准寄存器 4-3 eCAN控制和标准寄存器

4-4 eQEP控制和标准寄存器 4-5 ADC寄存器 4-6 3.3V eCAN收发器 4-7 CAN寄存器MAP 4-8 SCI-A寄存器 4-9 SCI-B寄存器 4-10 SPI-A寄存器 4-11 SPI-B寄存器 4-12 SPI-C寄存器 4-13 SPI-D寄存器 4-14 SPI-C寄存器 4-15 GPIO寄存器 4-16 F2808 GPIO复用表

6-1 系统时钟为100MHZ时TMS320F2809,TMS320F2808的电流消耗 6-2系统时钟为100MHZ时TMS320F2806的电流消耗

6-3系统时钟为100MHZ时TMS320F2802，TMS320F2801的电流消耗 6-4系统时钟为100MHZ时TMS320C2802，TMS320C2801的电流消耗 6-5各种外设的典型电流消耗（100MHZ时）

6-6 TMS320x280x时钟表和命名（100MHZ器件） 6-7 TMS320x280x时钟表和命名（60MHZ器件） 6-8 输入时钟频率

6-9 XCLKIN时序要求-PLL enabled

6-10 XCLKIN时序要求-PLL disabled

6-11 XCLKOUT 开关特性（PLL bypassed or enabled） 6-12 电源管理和监控电路解决方案 6-13 Reset(XRS)时序要求 6-14 通用输出开关特性 6-15 通用输入时序要求 6-16 IDLE模式时序要求 6-17 IDLE模式开关特性

6-18 STANDBY模式时序要求 6-19 STANDBY模式开关特性 6-20 HALT模式时序要求 6-21 HALT模式开关特性 6-22 ePWM时序要求 6-23 ePWM开关特性

6-24 Trip-Zone 输入时序要求

6-25 高精度PWM特性（SYSCLKOUT=(60~100MHZ) 6-26 eCAP时序要求 6-27 eCAP开关特性 6-28 eQEP时序要求 6-29 eQEP开关特性

6-30 外部ADC启动转换开关特性 6-31 外部中断时序要求 6-32 外部重点开关特性 6-33 I2C时序

6-34 SPI主动模式外部时序（Clock Phase=0） 6-35 SPI主动模式外部时序（Clock Phase=1） 6-36 SPI被动模式外部时序（Clock Phase=0） 6-37 SPI被动模式外部时序（Clock Phase=0）

6-38 ADC电器特性（通过推荐运行条件验证） 6-39 ADC上电延时

6-40 不同ADC配置时的电流消耗（ADCCLK=12.5MHZ） 6-41 单通道模式时序 6-42 多通道模式时序 6-43 Flash耐性

6-44 SYSCLKOUT=100MHZ时的Flash参数 6-45 Flash/OTP 进入时序

6-46 不同频率时的最大最小要求Flash/OTP等待状态 6-47 ROM/OTP进入时序

6-48不同频率时的最大最小要求ROM/OTP等待状态 8-1 F280x Thermal Model 100-pin GGM Results 8-2 F280x Thermal Model 100-pin PZ Results 8-3 C280x Thermal Model 100-pin GGM Results 8-4 C280x Thermal Model 100-pin PZ Results 8-5 F2809 Thermal Model 100-pin GGM Results 8-6 F2809 Thermal Model 100-pin PZ Results

版本历史

注意：早期版本的页码可能和当前版本页码有所不同

该数据手册自SPRS230I到SPRS230J修正

该文档因保证技术的准确性，已经被再次审阅。这些技术要求8888888888888888888888888888

1 F280x，F2801x,C280x DSPs 1.1 特性 

高性能静态CMOS工艺

-100MHZ（10-ns 周期时间） -60 MHZ（16.67-ns 周期时间）

-低功耗设计（1.8V内核，3.3VI/O） JTAG边界扫描技术

高性能32位CPU（TMS320C28x） -16*16和32*32 位乘且累加操作 -16*16位的两个乘且累加 -哈佛总线结构 -强大的操作能力 -快速中断相应和处理

-统一的寄存器编程模式

-高效代码（C/C++或汇编语言） 

片内存储器

-F2809:128K*16bit Flash,18K*16bit SARAM -F2808: K*16bit Flash,18K*16bit SARAM -F2806: 32K*16bit Flash,10K*16bit SARAM -F2802: 32K*16bit Flash,6K*16bit SARAM -F2801: 16K*16bit Flash,6K*16bit SARAM -F2801x: 16K*16bit Flash,6K*16bit SARAM -1K*16bit OTP ROM(Flash Device Only) -C2802:32K*16bit ROM,6K*16bit SARAM 

-C2801:16K*16bit ROM,6K*16bit SARAM 根只读存储器（BOOT ROM）4K*16bit -带有软件的BOOT模式 -标准的数字表 时钟和系统控制

-支持动态的改变锁相环频率 -片内振荡器

-看门狗定时器模块

任何一个GPIO A均可连接到三个外部中断的任一 外部中断扩展（PIE）模块 -可支持所有的43个外部中断

128位密码保护位（Security Key/Lock） -保护FLASH/OTP/L0/L1 -防止程序被盗  

3个32位的CPU定时器 加强型控制外设

-高达16路PWM输出

-高达6路高精度PWM输出 -高达4路捕获输入

-高达两路正交编码器接口 

-高达6个32bit,6个16bit定时器 串口外围设备

 



  

-高达4个串行外围接口（SPI） -高达2个串行通信接口（SCI） -高达2个CAN总线接口 -1路I2C总线 

16通道12bit ADC

-2*8通道多路输入选择器 -2个采样保持器 -单通道/多通道转换 -最高转换速率：

80ns-12.5 MSPS(F2809 only) 160ns-6.25 MSPS(280x) 267ns-3.75 MSPS(F2801x) -内部或外部基准参考  

最多有35个可编程，带输入滤波的多用途通用输入输出（GPIO）引脚 高级仿真性能 -分析和设置断点功能 -实时的硬件调试 

开发工具

-ANSI C/C++编译器/汇编程序/连接器 -CCS开发环境

-DSP/BIOS

-数字电机控制和数字电源软件库 

低功耗模式和节电模式

-支持空闲模式、等待模式和挂起模式 -停止单个外围的时钟 封装方式：

-低刨面四芯线扁平封装（PZ）

-球形触点BGA封装（GGM,ZGM） 温度选择： -A:-40C~85C -S:-40C~125C -Q:-40C~125C





1.2 简介

本段简洁描述了C28x DSP器件初次开发的各个步骤。为了得到这些开发步骤更详细的说明，你可以通过下面的几个方法获取：

-《Getting Started With TMS320C28X Digital Signal Controllers》文献编号:SPRAAM0

-C2000 Getting Started Website(http://www.ti.com/c2000getstarted)

第一阶段：得到所需的开发工具

最快的方法是为你的初步学习获得一个C28X系列DSP的eZDSP开发套件，该套件应该包括：

-带JTAG接口的开发板 -合适的仿真器 -CCS开发环境

第二阶段：下载初始程序

为了简化C28X DSP的程序设计，强烈推荐用户下载和使用C/C++头文件和例程。这些头文件和例程可以大大方便用户对C28X DSP器件和相关外设的程序开发。

下载完所需要的相关头文件和例程后，用户可以依照下面的技术文档说明来运行这些外设例程，然后一步步构建起自己的工程。

-《The Quick Start Readme in the doc directory to run your first application》

-《Programming TMS320x28xx and 28xxx Peripherals in C/C++ Application Report》文献编号：SPRAA85

第三阶段：下载FLASH编程软件

很多带片内FLASH存储器的C28X DSP器件都允许用户将自己的软件IP烧写到Flash中。 Flash Tools: C28x Flash Tools

TMS320F281x Flash Programming Solutions (literature number SPRB169)

Running an Application from Internal Flash Memory on the TMS320F28xx DSP (文献编号： SPRA958)

第四阶段：开发更前沿的课题

为了得到更多应用软件和其他前沿课题，用户可以访问TI全球网站：http://www.ti.com

2 介绍

TMS320F2809, TMS320F2808, TMS320F2806, TMS320F2802, TMS320F2801, TMS320F28015, TMS320F28016, TMS320C2802, and TMS320C2801 DSP均属于TMS32PC28X DSP系列，它们有更完善的功能和更高的性能，特别适合于要求苛刻的工业控制应用。

在这篇文档中，TMS320F2809, TMS320F2808, TMS320F2806, TMS320F2802, TMS320F2801,

TMS320C2802, TMS320C2801, TMS320F28015, 和TMS32028016各自分别简称为F2809, F2808, F2806, F2802, F2801, F28015, F28016, C2802, and C2801, TMS320F28015和TMS320F28016均被简称为F2801x，其硬件特性如表2-1所示：

表2-1 硬件特性（100MHZ DSP）

表2-2 硬件特性（60MHZ DSP）

2.1 引脚分配

TMS320F2809, TMS320F2808, TMS320F2806, TMS320F2802, TMS320F2801, TMS320C2802, TMS320C2801, TMS320F28015, 和TMS320F28016 100引脚PZ低剖面四芯线扁平LQFP封装引脚分布如图2-1，2-2，2-3和2-4所示，100引脚GGM和ZGM球形网格阵列BGA引脚分配如图2-5所示。表2-3描述了各个引脚的功能。

图2-1 TMS320F2809, TMS320F2808 100引脚 PZ LQFP封装顶视图

图2-2 TMS320F2806 100引脚 PZ LQFP封装顶视图

图2-3 TMS320F2802, TMS320F2801，TMS320C2802, TMS320C2801 100引脚 PZ LQFP封装顶视图

图2-4 TMS320F2801x 100引脚 PZ LQFP封装顶视图

图2-5. TMS320F2809, TMS320F2808, TMS320F2806,TMS320F2802, TMS320F2801, TMS320F28016, TMS320F28015, TMS320C2802, TMS320C2801 100引脚 BGA封装底视图

2.2 信号描述

表2-3描述了C280X DSP的引脚功能及信号情况。所有输入引脚的电平均与TTL电平兼容；所有引脚输出均为3.3V CMOS电平。输入不能承受5V电压。 表2-3 信号描述

名称 PZ封装 TRST 84 引脚号 GGM/ZGM封装 A3 有内部下拉的JTAG测试复位。当它为高电平时扫描系统控制器件的操作。若悬空或为低电平，器件以功能模式操作，测试复位信号被忽略。 注意：在TRST上不要用上拉电阻。它内部有下拉电阻。TRST是一个活跃的高电平测试引脚，在器件正常工作时必须始终为低电平状态。在低噪声环境下TRST可以被置为空；在其他恶劣的环境中，强烈推荐增加一个外部下拉电阻。此电阻值根据调试器设计的驱动能力而定，一般取22即可提供足够的保护。因为有了这种应用特性，所以使得调试器和目标板都有合适且有效的操作。 TCK TMS TDI TDO EMU0 75 74 73 76 80 A10 B10 C9 B9 A8 带内部上拉的JTAG测试时钟 带内部上拉的JTAG测试模式选择。在TCK的上升沿，TAP控制器对一系列的控制输入锁存。 带内部上拉的JTAG测试数据输入（TDI）。在TCK的上升沿，TDI被锁存到选择寄存器、指令寄存器或数据寄存器中。 JTAG扫描输出，测试数据输出。在TCK的下降沿将选择寄存器、指令寄存器或数据寄存器中的内容从TDO移出。 仿真器I/O口引脚0。当TRST为高电平时，该引脚被用作仿真系统的的中断，并且可以通过JTAG扫描定义为输入或输出。该引脚同样也可以用作边界扫描模式的使能：当EMU0引脚为逻辑1状态，并且EMU1为逻辑0状态，TRST的一个上升沿可以使器件进入边界扫描模式。 注意：推荐在该引脚上加一个上拉电阻。此电阻值根据调试器设计的驱动能力而定，一般取2.2~4.7即可提供足够的保护。因为有了这种应用特性，所以使得调试器和目标板都有合适且有效的操作。 EMU1 81 B7 仿真器I/O口引脚1。当TRST为高电平时，该引脚被用作仿真系统的的中断，并且可以通过JTAG扫描定义为输入或输出。该引脚同样也可以用作边界扫描模式的使能：当EMU0引脚为逻辑1状态，并且EMU1为逻辑0状态，TRST的一个上升沿可以使器件进入边界扫描模式。 注意：推荐在该引脚上加一个上拉电阻。此电阻值根据调试器设计的驱动能力而定，一般取2.2~4.7即可提供足够的保护。因为有了这种应用特性，所以使得调试器和目标板都有合适且有效的操作。 Flash VDD3VFL 96 C4 3.3V Flash内核电源引脚。在任何时候，该引脚均应该连接到3.3V在ROM器件中（C280x）,该引脚应该连接到VDDIO引说明 脚。 TEST1 TEST2 CLOCK XCLKOUT 66 E8 源于SYSCLKOUT的输出时钟。XCLKOUT既可以和SYSCLKOUT频率相等，也可以是它的1/2，或1/4。它由XCLK寄存器的位1，0控制（XCLKOUTDIV）。复位时XCLKOUT=SYSCLKOUT/4。当XCLKOUTDIV设置为3时，XCLKOUT信号能被关断。与其它的GPIO引脚不同，在复位期间XCLKOUT引脚不能被设置为高阻抗状态。 XCLKIN X1 90 88 B5 E6 外部晶振输入。该引脚由一个外部3.3V晶振提供时钟信号。在该电路中，X1引脚必须接地。 内部/外部晶振输入。当使用内部晶振时，一个石英晶体或陶瓷谐振器可能会连接到X1和X2上。X1引脚连接到1.8V内核电压。一个1.8V晶振可能会连接到X1引脚，在这个电路中，XCLKIN引脚必须接地。如果使用的是3.3V外部晶振（此时应该连接到XCLKIN引脚），X1必须接地。 X2 XRS 86 78 C6 B8 内部时钟输出。一个石英晶体或陶瓷谐振器可能会连接到X1和X2上。如果X2不用，它必须悬空。 器件复位（输入）及看门狗复位（输出）。 器件复位：XRS使器件终止运行。PC指向地址0X3FFFC0。当XRS为高电平时，程序从PC所指的位置开始运行。当看门狗产生复位时，DSP将该引脚驱动为低电平，在看门狗复位器件，低电平将持续512个OSCCLK周期。 该引脚的输出缓冲器是一个带有内部上拉的open-drain缓冲器，推荐该引脚由一个open-drain设备驱动。 ADC信号 ADCINA7 ADCINA+ ADCINA6 ADCINA4 ADCINA3 ADCINA2 ADCINA1 ADCINA0 ADCINB7 ADCINB6 ADCINB5 ADCINB4 ADCINB3 ADCINB2 ADCINB1 ADCINB0 ADCLO ADCRESEXT 16 17 18 19 20 21 22 23 34 33 32 31 30 29 28 27 24 38 F3 F4 G4 G1 G2 G3 H1 H2 K5 H4 K4 J4 K3 H3 J3 K2 J1 F5 低电压参考（连接到模拟地） ADC外部偏置电阻，222 电阻连接到模拟地。 模数转换B组 模数转换A组 97 98 A3 B3 测试引脚。TI保留。该引脚必须悬空。 测试引脚。TI保留。该引脚必须悬空。 ADCREFIN ADCREFP 35 37 J5 G5 外部参考输入。 内部参考正输出。需要连接一个低ESR（50m~ 1.5）的2.2F陶瓷旁路电容到地。 ADCREFM 36 H5 内部参考中输出。需要连接一个低ESR（50m~ 1.5）的2.2F陶瓷旁路电容到地。 CPU和I/O电源引脚 VDDA2 VSSA2 VDDAIO VSSAIO VDD1A18 VSS1AGND VDD2A18 VSS2AGND VDD VDD VDD VDD VDD VDD VDDIO VDDIO VDDIO VDDIO VSS VSS VSS VSS VSS VSS VSS VSS VSS VSS VSS GPIO0 EPWM1A GPIO1 EPWM1B SPISIMOD GPIO2 EPWM2A 44 K7 15 14 26 25 12 13 40 39 10 42 59 68 85 93 3 46 65 82 2 11 41 49 55 62 69 77 87 94 47 F2 F1 J2 K1 E4 E5 J6 K6 E2 G6 F10 D7 B6 D4 C2 H7 E9 A7 B1 E3 H6 K9 H10 F7 D10 A9 D6 A5 A4 K8 通用输入输出0（I/O/Z） 增强型PWM1输出A和HRPWM通道(O) 通用输入输出1（I/O/Z） 增强型PWM1输出B(O) SPI-D从动输入，主动输出（I/O）(不适用于2801，2802) 通用输入输出2（I/O/Z） 增强型PWM2输出A和HRPWM通道(O) 数字地 数字I/O电源（3.3V） ADC模拟电源（3.3V） ADC模拟地 ADC模拟I/O电源（3.3V） ADC模拟I/O地 ADC模拟电源（1.8V） ADC模拟地 ADC模拟电源（1.8V） ADC模拟地 CPU和逻辑数字电源（1.8V） GPIOA和外围信号 45 J7 GPIO3 EPWM2B SPISOMID GPIO4 EPWM3A GPIO5 EPWM3B SPICLKD ECAP1 GPIO6 EPWM4A EPWMSYNCI EPWMSYNCO GPIO7 EPWM4B SPISTED ECAP2 GPIO8 EPWM5A CANTXB ADCSOCAO GPIO9 EPWM5B SCITXDB ECAP3 GPIO10 EPWM6A CANRXB ADCSOCBO GPIO11 EPWM6B SCIRXDB ECAP4 GPIO12 TZ1 CANTXB SPISIMOB GPIO13 TZ2 CANRXB SPISIMIB GPIO14 TZ3 CANRXB SPISIMIB GPIO15 48 J8 通用输入输出3（I/O/Z） 增强型PWM2输出B(O) SPI-D从动输出，主动输入（I/O）(不适用于2801，2802) 通用输入输出4（I/O/Z） 增强型PWM3输出A和HRPWM通道(O) 通用输入输出5（I/O/Z） 增强型PWM3输出B(O) SPI-D时钟（I/O）(不适用于2801，2802) 增强型捕获输入输出1（I/O） 通用输入输出6（I/O/Z） 增强型PWM4输出A和HRPWM通道(O) (不适用于2801，2802 外部ePWM同步脉冲输入（I） 外部ePWM同步脉冲输出（O） 51 53 J9 H9 56 G9 58 G8 通用输入输出7（I/O/Z） 增强型PWM4输出B（O）(不适用于2801，2802) SPI-D从动传送使能（I/O）(不适用于2801，2802) 增强型捕获输入输出2（I/O） 60 F9 通用输入输出8（I/O/Z） 增强型PWM5输出A和HRPWM通道(O)(不适用于2801，2802) 增强型CAN-B传送(O)(不适用于2801，2802，2806) ADC转换启动A(O) 61 F8 通用输入输出9（I/O/Z） 增强型PWM5输出B (O)(不适用于2801，2802) SCI-B传送数据(O)(不适用于2801，2802) 增强型捕获输入输出3（I/O）(不适用于2801，2802) E10 通用输入输出10（I/O/Z） 增强型PWM6输出A和HRPWM通道(O)(不适用于2801，2802) 增强型CAN-B接收(I)(不适用于2801，2802，2806) ADC转换启动B(O) 70 D9 通用输入输出11（I/O/Z） 增强型PWM6输出B (O)(不适用于2801，2802) SCI-B接收数据(O)(不适用于2801，2802) 增强型捕获输入输出4（I/O）(不适用于2801，2802) 通用输入输出12（I/O/Z） Trip zone 输入1(I)(不适用于2801，2802) 增强型CAN-B发送(I)(不适用于2801，2802，2806) SPI-B从动输入，主动输出(I/O) 1 B2 95 B4 通用输入输出13（I/O/Z） Trip zone 输入2(I)(不适用于2801，2802) 增强型CAN-B接收(I)(不适用于2801，2802，2806) SPI-B从动输出，主动输入(I/O) 通用输入输出14（I/O/Z） Trip zone 输入3(I)(不适用于2801，2802) 增强型CAN-B接收(I)(不适用于2801，2802，2806) SPI-B从动输出，主动输入(I/O) 通用输入输出15（I/O/Z） TZ4 SCIRXDB SPISTEB GPIO16 SPISIMOA CANTXB TZ5 GPIO17 SPISOMIA CANRXB TZ5 GPIO18 SPICLKA SCITXDB GPIO19 SPISTEA SCIRXDB GPIO20 EQEP1A SPISIMOC CANTXB GPIO21 EQEP1B SPISOMIC CANRXB GPIO22 EQEP1S SPICLKS SCITXDB GPIO23 EQEP1I SPISTEC SCIRXDB GPIO24 ECAP1 EQEP2A SPISIMOB GPIO25 ECAP2 EQEP2B SPISOMIB GPIO26 ECAP3 EQEP2I SPICLKB GPIO27 79 C8 99 A2 91 C5 72 C10 71 D8 67 E7 63 F6 57 G10 Trip zone 输入4(I)(不适用于2801，2802) 增强型CAN-B接收(I)(不适用于2801，2802，2806) SPI-B从动输出，主动输入(I/O) 通用输入输出16（I/O/Z） SPI-A从动输入，主动输出(I/O) 增强型CAN-B传送(O)(不适用于2801，2802，2806) Trip zone 输入5(I)(不适用于2801，2802) 通用输入输出17（I/O/Z） SPI-A从动输出，主动输入(I/O) 增强型CAN-B接收(O)(不适用于2801，2802，2806) Trip zone 输入6(I)(不适用于2801，2802) 通用输入输出18（I/O/Z） SPI-A时钟输入输出(I/O) SCI-B发送(O)(不适用于2801，2802) 通用输入输出19（I/O/Z） SPI-A从动发送允许(I/O) SCI-B接收(O)(不适用于2801，2802) 通用输入输出20（I/O/Z） 加强EQP1输入A SPI-C从动输入，主动输出(I/O)(不适用于2801，2802) 加强型CAN-B发送(O)(不适用于2801，2802，2806) 通用输入输出21（I/O/Z） 加强EQP1输入B SPI-C从动输出，主动输入(I/O)(不适用于2801，2802) 加强型CAN-B接收(O)(不适用于2801，2802，2806) 通用输入输出22（I/O/Z） 加强型EQP1选通（I/O） SPI-C时钟(I/O)(不适用于2801，2802) 加强型SCI-B发送(O)(不适用于2801，2802，2806) 通用输入输出23（I/O/Z） 加强型EQP1 index（I/O） SPI-C从动输出允许(I/O)(不适用于2801，2802) 加强型SCI-B接收(I)(不适用于2801，2802，2806) 通用输入输出24（I/O/Z） 加强型捕获单元1（I/O） 加强型QEP2输入A（I）(不适用于2801，2802) SPI-B从动输入，主动输出(I/O) 通用输入输出25（I/O/Z） 加强型捕获单元2（I/O） 加强型QEP2输入B（I）(不适用于2801，2802) SPI-B从动输出，主动输入(I/O) 通用输入输出26（I/O/Z） 加强型捕获单元3（I/O） 加强型QEP2 INDEX（I）(不适用于2801，2802) SPI-B时钟(I/O) 通用输入输出27（I/O/Z） 83 C7 ECAP4 EQEP2S SPISTEB GPIO28 SCIRXDA - TZ5 GPIO29 SCITXDA - TZ6 GPIO30 CANRXA - - GPIO31 CANTXA - - GPIO32 SDAA EPWMSYNCI ADCSOCAO GPIO33 5 SCLA EPWMSYNCO ADCSOCBO GPIO34 - 43 G7 C1 100 A1 7 D1 6 D2 4 C3 92 D5 加强型捕获单元4（I/O） 加强型QEP2 选通（I/O）(不适用于2801，2802) SPI-B发送允许(I/O) 通用输入输出28，该引脚有一个8mA（典型值）的输出缓冲 SCI接受数据（I） - Trip zone输入5 通用输入输出29，该引脚有一个8mA（典型值）的输出缓冲 SCI发送数据（I） - Trip zone输入6（I） 通用输入输出30，该引脚有一个8mA（典型值）的输出缓冲 加强型CAN-A接收数据（I） - - 通用输入输出31，该引脚有一个8mA（典型值）的输出缓冲 加强型CAN-A发送数据（I） - - 通用输入输出32（I/O/Z） I2C漏极（open drain）双向端口 增强型PWM外部脉冲信号输入（I） ADC转换开始(start of conversion) 通用输入输出33（I/O/Z） I2C时钟漏极（open drain）双向端口（I/OD） 增强型PWM外部脉冲信号输出（O） ADC转换开始(start of conversion) 通用输入输出端口34（I/O/Z） - - - - - （2）有些外设功能可能不适合TMS320F2801x DSP，详情见表2-2 （3）除非有其它说明，所有的GPIO引脚均为I/O/Z,驱动能力为4mA.

3 功能概述

A.该器件有43个中断；

B.不适用于F2802,F2801,C2802,C2801;