FE2.1中文资料

高速七端口USB2.0集线器控制芯片

一引言

FE2.1芯片是高度集成，高品质，高性能，低能耗，总体花费低的高速七端口USB2.0集线器解决方案。

FE2.1适应多样任务译码器(MMT)风格，借此达到最大的数据输出。六个（而不是两个）非周期数据处理缓冲器被用来将潜在的传输干扰降至最低。整个设计基于状态机控制原理,降低了相应延迟时间。该芯片中没有使用微控制器。 为了保证高品质，整个芯片覆盖测试扫描链—包括高速模块（频率480MHz），所以在运行前可以检测所有逻辑组件。芯片拥有特殊的自检建立模式，可以在封装和测试阶段测试高速、全速和低速模拟前端结束（AFE）元件。

通过使用0.18微米制造工艺和全面电源/时钟控制机制实现低功耗。若无必要，芯片的大部分不会被锁住。

特点：

■ 低功耗:

□七个下行端口全部在高速模式工作时电流为155mA， □一个下行端口工作在高速模式下电流为66mA，

■ 完全符合通用串行总线规范修订版2.0（USB2.0）:

□上传端口支持高速度（480MHz信）和全速（12MHZ）模式;

□7下行端口支持高速（480MHz信），全速（12MHz）和低速（1.5MHz）模

式;。

■集成USB2.0收发器；

■集成上传1.5KΩ上拉电阻、下行1.5KΩ下拉电阻和串行电阻； ■集成5V转3.3V和1.8V的电压调节器； ■集成上电复位电路

■集成12MHz的振荡器与反馈电阻和晶体负载电容; ■集成12MHz转480MHz锁相回路； ■多种任务译码器

□一个任务译码器负责一个下行端口；

□单任务译码器采用备用接口0，多任务译码器用备用接口1； □每个任务译码器可以处理个开始分散任务、32个完全分散任务和6个无周期任务； ■只支持自供电模式 ■主板配置选项——

□成组或单独的电源控制模式选项； □全局、多模块或单模块过流保护选项； □配置可拆卸或不可拆卸下行设备； □选择下行端口数目；

■电可擦可编程只读存储器配置选项—— □供应商ID、产品ID和设备发行数量； □可拆卸或不可拆卸下行设备配置； □编号； □下行端口数目： ■综合状态指标支持

□标准下行端口状态指示灯（每个下行端口有绿色和琥珀色LED控制指示灯）；

□集线器工作/暂停状态LED指示灯；

■支持微软Windows98SE/ME,2000,XP和Vista操作系统； ■支持Mac OS 8.6及以上操作系统； ■支持Linux 内核2.4.20及以上系统；

封装:

■针脚LQFP（大小：■48针脚LQFP (大小: 7框图

×10mm） ×7mm )

10封装类型Ⅰ——针脚LQFP

（面积大小：10×10mm）

针脚封装引脚分配图

封装类型Ⅱ——48针脚LQFP

48针脚封装引脚分配图

引脚说明表格

引脚名称 真假 48针脚 类 LQFP Pin# LED[5] DRV TESTTJ 1 2 3 LQFP Pin# 48 1 2 O O 第5个下行端口状态的LED控制 所有LED驱动控制 型 功能 备 注 IO-PU 硬件重启期间检测所选模式是否用， 低电平有效。若不能，通过串行数据/ 地址询问外部串行EEPR-OM LED[1] 4 3 O/ 第1个下行端口状态的LED控制，SCL 4 IO-PU 外部串行EEPROM的串行时钟引脚； LED[2] 5 4 O/ I-PU LED[3] 6 5 O/ I-PU VD18 LED[4] 7,36 8 6,28 7 P O/ I-PU VDD5 9 8 P 第2个下行端口状态的LED控制，不 3 可拆卸设备配置位为0； 第3个下行端口状态的LED控制，不 3 可拆卸设备设备配置位为1； 1.8V电源输入 第4个下行端口状态的LED控制，不 3 可拆卸设备配置位为2 5V电源输入，为集成5V转3.3V电压 调节器供电 VD33_O 10 9 P 5V转3.3V电压调节器的3.3V电压输 出，需接10μF的去耦电容 VSS 11,19， 25,37， P 接地 43,49 PWRJ[3] 12 —— OD 第3个下行端口的供电使能控制，低 电平有效 OVCJ[3] 13 —— I-PU 第3个下行端口的过流检测，低电平 1 有效 PWRJ[4] 14 —— OD 第4个下行端口的供电使能控制，低 电平有效 OVCJ[4] 15 —— I-PU 第4个下行端口的供电使能控制，低 1 电平有效 VD33 16,22， 15,20， P 28,34， 26,31， 40,46, 36,42 56 DM4 DP4 DM3 DP3 DM2 DP2 DM1 DP1 VD_PLL XIN XOUT 17 18 20 21 23 24 26 27 29 30 31 11 12 13 14 16 17 18 19 21 22 23 UTD UTD UTD UTD UTD UTD UTD UTD P OSC OSC 第4个下行端口的D-针脚 第4个下行端口的D+针脚 第3个下行端口的D-针脚 第3个下行端口的D+针脚 第2个下行端口的D-针脚 第2个下行端口的D+针脚 第1个下行端口的D-针脚 第1个下行端口的D+针脚 PPL的1.8V供电 12MHz晶体振荡器输入 12MHz晶体振荡器输出 3.3V电源输入 VS_PLL VD18_O 32 33 24 25 P P PLL接地 3.3V转1.8V电压调节器1.8V电压输 出，需接10μF的去耦电容 REXT 35 27 A 连接一个2.7KΩ（±1％）电阻到 VSS,提供内部偏置参考 DMU DPU DM5 DP5 DM6 DP6 DM7 DP7 XRSTJ 38 39 41 42 44 45 47 48 50 29 30 32 33 34 35 37 38 40 UTU UTU UTD UTD UTD UTD UTD UTD I 上传端口D-针脚 上传端口D+针脚 第5个下行端口的D-针脚 第5个下行端口的D+针脚 第6个下行端口的D-针脚 第6个下行端口的D+针脚 第7个下行端口的D-针脚 第7个下行端口的D+针脚 可选源芯片复位信号，外部复位，低 电平有效，最低脉冲宽度10 μs. VBU5M PWRJ[7] 51 52 41 —— I OD/ I-PU 上行端口的VBUS监视器 第7个下行端口的电源使能控制，低 2 低电平有效，功率控制模式配置位为 1． OVCJ[7] 53 —— I-PU 第7个下行端口的过流检测，低电平 1 有效 PWRJ[6] —— OD/ I-PU 第6个下行端口的电源使能控制，低 2 低电平有效，功率控制模式配置位为 1． OVCJ[6] 55 —— I-PU 第6个下行端口的过流检测，低电平 1 有效 PWRJ[5] 57 —— OD 第5 个下行端口的电源使能控制，低 低电平有效 OVCJ[5] 58 43 I-PU 第5个下行端口的过流检测，低电平 1 有效 PWRJ[1] 59 44 OD 第1个下行端口的电源使能控制，低 低电平有效 OVCJ[1] 60 45 I 第1个下行端口的过流检测，低电平 1,3 有效 PWRJ[2] 61 —— OD 第2个下行端口的电源使能控制，低 低电平有效 OVCJ[2] 62 —— I-PU 第2个下行端口的过流检测，低电平 1 有效 LED[7] 63 46 O/ I-PU 第7个下行端口状态的LED控制，低 3 电平有效，端口配置位为0 第6个下行端口状态的LED控制，低 3 电平有效，端口配置位为1 LED[6] 47 O/ I-PU 备注：

1. OVCJ[7:2]针脚配有可选择的内部上拉电阻。当某个OVCJ针脚不需要配置为过流保护模式时，它内部的上拉电阻会被应用，在电路板上作为无关针脚。否则，当某个OVCJ引脚配置为过流保护模式时，它的内部上拉电阻将被移除，这样它可以用来监视从外部应用的3.3V或5V输入电路。

2. 在上电时，PWRJ[7:6]针脚被用作带上拉电阻的输入针脚。一旦过了上电时期，它们被配置位漏极开路输出。 3. 在上电时，LED[4:2]针脚和LED[7:6]针脚被用作带上拉电阻的输入。一旦过了上电时期，它们将被配置为COMS输出。 4. 在上电时，LED[1]针脚用作COMS三态I/O针脚，同外部EEPROM一起工作组成串行时钟。过了上电时期，它被用作COMS输出。

类型缩写

I： 施密特触发器输入，5V容错

I-PU:具有可控内部上拉电阻的输入，当上拉电阻不可用时5V容错。 IO-PU:CMOS三态输出，兼有输入功能和内部上拉电阻 OD：漏极开环输出 O:COMS输出 A:模拟I/O P:电源/接地

OSC:带内置偏置电阻和负载电容的晶体振荡器， UTU:USB高速和全速收发器 UTD:USB高速，全速和低速收发器

配置选项

FE2.1是一个设计高度灵活的芯片，通过简单的方式配置就可以满足多种多样的实施要求。FE2.1的功能可以通过电路板设计选项或外部EEPROM的内容来配置。

LED指示灯，下行端口数目和非移动设备

根据USB2.0规范，每个下行端口的状态通过两个指示灯来指示——一个绿色LED和一个琥珀色LED..FE2.1支持DRV定义的全部功能和LED[7:1]针脚。图4显示了如何将这些端口连接状态指示灯，与外部

EEPROM和有源集线器的指示灯（红色LED）。

当集线器被主机连接时，可选集线器活动指示灯打开，集线器挂机、断电或与主机断开连接时指示灯关闭。这十五个LED指示灯可以移除而不影响集线器的正常功能。该LED[7:1]针脚也可以用来确定可拆卸下行端口和不可拆除下行设备的数目。芯片复位时，这些选项选择会被重新采样和加载。如果一个备用的配置是确定的，则相应的针脚应接地，如下表中的“正常”所示。否则，通常如下表所示，他们要么悬空要么连接LED指示灯，如图4. 可用下行端口 4，3,2,1 5，4,3,2,1 6,5,4,3,2,1 7,6,5,4,3,2,1 LED[7] 接地 正常 接地 正常 LED[6] 接地 接地 正常 正常 通过尝试LED[7:6]针脚接地设置下行端口的数目会改变集线器的bNbrPorts场（3字节），这是对主机GetHubDescriptor的响应。

不可拆除下行 端口 无 2 3,2 3,2,1 4,3,2,1 5,4,3,2,1 6,5,4,3,2,1 LED[4] LED[3] LED[2] 正常 正常 正常 正常 接地 接地 接地 正常 正常 接地 接地 正常 正常 接地 接地 正常 接地 正常 接地 正常 接地 正常 接地 7,6,5,4,3,2,1 接地 不可拆卸下行端口的设定在集线器的不可拆卸设备位图中阐述. 当一个下行多口被配置为不可用或不可识别时,它对应的LED针脚不可用.换句话说,这些LED针脚要么根据所选的而配置接地,要么悬空.唯一的例外是LED[1],它应该作为SLC--串行EEPROM的外部时钟引脚存在. 图5描述了一个例子,使五个下行端口能用,端口2和3作为不可拆卸设备.如图所示,LED[4]接LED指示灯,LED[2]悬空,LED[3]接地,这样FE2.1将2和3端口辨认为不可拆卸设备.LED[6]接地,LED[7]悬空,这样FE2.1向系统在集线器里只有5个端口可用.

如果不需要外部EEPROM，TESTJ应悬空。如果集线器活动指示器

是不是必需的，LED和它的串行电阻应被删除。如果端口状态LED指示灯不需要,LED[5:4,1]可以悬空,与他们相关的绿色与琥珀色LED状态和电阻应移除.

电源控制与过流保护

FE2.1支持可选电源开关，通过低电平有效，漏极开路，控制引脚PWRJ[7:1]的设定，电源开关可以控制下行端口的电源的切换。随着外部上拉电阻将电压转换为5V或3.3V，系统可以选择各种各样的电路实现电源切换。

作为自供电的的集线器，过流保护对于安全来说是必须的。FE2.1提供一系列的输入针脚——OVCJ[7:1],监测外部过流监测电路的状态。

FE2.1会将过流状态报告个集线器主机控制。根据电源模式的一般选择,未使用的OVCJ引脚会内部上拉，电路板上无连接。

FE2.1支持三种电源控制模式，分别命名为单个模式、多组模式和整体模式，通过PWRJ[7:6]中的一个或俩个可以配置这些模式，如下表所示。

电源控制 PWRJ[7] PERJ[6] WHUB特征 模式 单个模式 正常 正常 PWRJ OVCJ [N] 可用性 D1.D0 D4.D3 [N] 01 01 1,2,3, 1,2,3, LQFP- 4,5,6, 4,5,6, 7, 7 1,5 LQFP-, LQFP-48 多组模式 接地 正常 00 01 1 整体模式 接地 接地 00 00 1 1 LQFP- 在单个模式中，每个端口开光的控制是的，过流状态在每个端口的基础上报告。这就是，对于每个端口N，PWRJ[N]针脚控制其电源开关，OVCJ[N]监测过流状态。

在整体模式中，所有端口的电源控制用单个的PWEJ[1]针脚控制，

OVCJ[]1针脚监测过流状态。当主机将SetPortFeature(PORT_POWER)信

号传送给任一一个下行端口时，PWRJ[1]开始工作，当所有端口处于电源关闭状态时PWRJ[1]才停止工作。然而只有一个OVCJ针脚输入，所有端口需同时被标记为过流保护和设置为电源关闭状态。

多组模式多了一个过流状态针脚—OVCJ[5],整体模式也是。如果OVCJ[1]变为低电平，下行端口1,2,3和4将被标记为过流。若OVCJ[5]变为低电平，下行端口5,6，和7被标记为过流。因为仅有一个PWRJ针脚，所有端口会立即切换到电源关闭状态。这种状态只支持FE2.1的48针脚封装模式。

电源控制模式的悬选择通过集线器的wHUBCharacteristics信号（4字节和5字节）报告给主机软件，该信号描述集线器的选择特征。本地电源开关模式D1..D0位和过流保护模式位D4..D3位影响其中的两位字节。在D1..D0中，00代表整体开关切换（所有端口电源立即改变），01代表单个端口殿宇切换。在D4..D3中，00代表整体过流保护，01代表单个过流保护。

图6展示了LQFP-单个模式设计的实施，采用双通道分离电源切换。在这个例子中，3.3V上拉电压用于PWCJ/Enable针脚，这样满足特殊开关使用的要求。

图7展示了LQFP-多组模式和整体模式的实施，高分子PTC和MOSFET开关。采用5V上拉电压代替3.3V.

图8展示LQFP-48多组模式的实施，只有48针脚封装才支持的模式。