针对ABZ信号的计数器方法研究

一.计数器

1.概述

计数是一种最简单基本的运算，计数器就是实现这种运算的逻辑电路，计数器在数字系统中主要是对脉冲的个数进行计数，以实现测量、计数和控制的功能，同时兼有分频功能，计数器是由基本的计数单元和一些控制门所组成，计数单元则由一系列具有存储信息功能的各类触发器构成，这些触发器有RS触发器、T触发器、D触发器及JK触发器等。计数器在数字系统中应用广泛，如在电子计算机的控制器中对指令地址进行计数，以便顺序取出下一条指令，在运算器中作乘法、除法运算时记下加法、减法次数，又如在数字仪器中对脉冲的计数等等。计数器可以用来显示产品的工作状态，一般来说主要是用来表示产品已经完成了多少份的折页配页工作。它主要的指标在于计数器的位数，常见的有3位和4位的。很显然，3位数的计数器最大可以显示到999，4位数的最大可以显示到9999。

2.作用

在数字电子技术中应用的最多的时序逻辑电路。计数器不仅能用于对时钟脉冲计数，还可以用于分频、定时、产生节拍脉冲和脉冲序列以及进行数字运算等。但是并无法显示计算结果，一般都是要通过外接LCD或LED屏才能显示。

3.种类

（1）、如果按照计数器中的触发器是否同时翻转分类，可将计数器分为同步计数器和异步计数器两种。

(2)、如果按照计数过程中数字增减分类，又可将计数器分为加法计数器、减法计数器和可逆计数器，随时钟信号不断增加的为加法计数器，不断减少的为减法计数器，可增可减的叫做可逆计数器。

二.增量式编码器

1.概述

增量式编码器是将位移转换成周期性的电信号，再把这个电信号转变成计数脉冲，用脉冲的个数表示位移的大小。

编码器是把角位移或直线位移转换成电信号的一种装置。前者成为码盘，后者称码尺.按照读出方式编码器可以分为接触式和非接触式两种.接触式采用电刷输出，一电刷接触导电区或绝缘区来表示代码的状态是\"1\"还是\"0\";非接触式的接受敏感元件是光敏元件或磁敏元件，采用光敏元件时以透光区和不透光区来表示代码的状态是\"1\"还是\"0\"。

2.分类

按照工作原理编码器可分为增量式和绝对式两类。增量式编码器是将位移转换成周期性的电信号，再把这个电信号转变成计数脉冲，用脉冲的个数表示位移的大小。绝对式编码器的每一个位置对应一个确定的数字码，因此它的示值只与测量的起始和终止位置有关，而与测量的中间过程无关。旋转增量式编码器以转动时输出脉冲，通过计数设备来知道其位置，当编码器不动或停电时，依靠计数设备的内部记忆来记住位置。这样，当停电后，编码器不能有任何的移动，当来电工作时，编码器输出脉冲过程中，也不能有干扰而丢失脉冲，不然，计数设备记忆的零点就会偏移，而且这种偏移的量是无从知道的，只有

错误的生产结果出现后才能知道。解决的方法是增加参考点，编码器每经过参考点，将参考位置修正进计数设备的记忆位置。在参考点以前，是不能保证位置的准确性的。为此，在工控中就有每次操作先找参考点，开机找零等方法。

3.特点

增量式编码器转轴旋转时，有相应的脉冲输出，其旋转方向的判别和脉冲数量的增减借助后部的判向电路和计数器来实现。其计数起点任意设定，可实现多圈无限累加和测量。还可以把每转发出一个脉冲的Z信号，作为参考机械零位。编码器轴转一圈会输出固定的脉冲，脉冲数由编码器光栅的线数决定。需要提高分辨率时，可利用 90 度相位差的 A、B两路信号对原脉冲数进行倍频，或者更换高分辨率编码器。

4.工作原理

增量式角度数字编码器的工作原理:在一个码盘的边缘上开有相等角度的缝隙(分为透明和不透明部分)，在开缝码盘两边分别安装光源及光敏元件。当码盘随工作轴一起转动时，每转过一个缝隙就产生一次光线的明暗变化，再经整形放大，可以得到一定幅值和功率的电脉冲输出信号，脉冲数就等于转过的缝隙数。将该脉冲信号送到计数器中去进行计数，从测得的数码数就能知道码盘转过的角度。为了判断旋转方向 ，可以采用两套光电转换装置。令它们在空间的相对位置有一定的关系，从而保证它们产生的信号在 相位上相差1/4周期。

三.异步计数器

1.概述

常用的异步计数器有二进制异步计数器、十进制异步计数器等, 异步计数器电路简单, 对时钟源的负载能力要求不高, 广泛用于工作速度低于同步计数器的场合。异步计数器的计数脉冲是逐级传送的, 高位触发器的翻转必须等待低一位触发器翻转后才能发生, 所以触发器的翻转是异步的。通过理论学习和实验过程, 使学生更深刻地认识和了解异步计数器的逻辑功能以及工作过程。

2．异步计数器原理

2．1􀀁 74LS90功能描述

74LS90是应用很广的一款集成异步计数器,它是由2分频计数器和5 分频计数器两部分构成的, 除了供电电源是公用的, 2分频和5分频两部分是互相的。74LS90 具有双时钟功能, 可以直接置“9”,置“0”。另外, 异步计数器一般没有专门设进位信号输出端, 通常可以将本级输出的最高位驱动下一级计数器计数。74LS90逻辑电路图如图1所示, 它由4个主从JK 触发器和一些附加门电路组成。整个电路可分2部分: 其中FFA 触发器构成一位二进制计数器; FFD、FFC、FFB 构成异步五进制计数器。

图1 逻辑电路图

74LS90具有如下5种基本工作方式:

五分频。即由FFD、FFC 和FFB 组成的异步五进制计数器工作方式。

十分频( 8421码)。将QA 与CK2 连接, 可构成8421码十分频电路。

六分频。在十分频( 8421 码)的基础上, 将QB端接R1, QC 端接R2。其计数顺序为000 ~ 101,当第6 个脉冲作用后, 出现状态QCQBQA = 110,利用QBQC = 11 反馈到R1 和R2 的方式使电路置“0”。

九分频。QA →R1、QD→R2, 构成原理同六分频。

十分频( 21码)。将五进制计数器的输出端QD 接二进制计数器的脉冲输入端CK1, 即可构成21码十分频工作方式。

由表1所示的功能表可知, 构成上述五种工作方式时, S1、S2 端最少应有一端接地; 构成五分频和十分频时, R1、R2 端亦必须有一端接地。

图2 逻辑符号及结构框图

2．2􀀁 74LS90逻辑电路图及结构框图

逻辑电路图见图1, 结构框图见图2。

( a) 8421BCD 码接法 ( b) 21BCD码接法

图3 74LS90构成十进制计数器的2种接法

8421BCD码接法: 将二进制计数器的输出接到五进制计数器的计数脉冲输入CP, 即构成了十进制的计数器。另外, 由于二进制的QA 是最低位, QB、QC、QD 是高位, 因此QD QC QB QA 构成了8421的BCD码的十进制计数器。

21BCD码接法: 将五进制计数器的输出接到二进制计数器的计数脉冲输入CP, 即构成了十进制的计数器。另外, 由于二进制的QA 是最高位, QB、QC、QD 是低位, QD QC QB 每发生5个脉冲, QA 才变化一次, 因此QA QD QC QB构成了21的BCD码的十进制计数器

3．异步计数器的扩展

异步计数器应用很广, 可构成二、五、十进制计数器外, 利用1片计数器或多片计数器级联, 还能构成任意进制计数器。由于74LS90等没有预置端, 所以只能通过清零端改变计数器的进制。因为74LS90等的清零是异步方式, 没有同步清零, 所以可以采用译码反馈的方法去改变计数进制。

3．1􀀁 异步级联

用前一级计数器的输出作为后一级计数器的时钟信号。这种信号可以取自前一级的进位( 或借位)输出, 也可直接取自高位触发器的输出。此时若后一级计数器有计数允许控制端, 则应使它处于允许计数状态。用级联(相当于串行进位)法实现N 进制计数器的方法(异步):

图4是2片74LS90按异步级联方式组成的10×10 = 100 进制计数器。每片74LS90 接成8421BCD码计数器, 第2级的时钟由第1级输出QD 提供。第1级每经过10个状态向第2级提供一个时钟有效沿, 使第2级改变一次状态。

图4 74LS90的级联扩展( 100进制计数器)

3．2􀀁 任意模值计数器

集成计数器可以加适当反馈电路后构成任意模值计数器。设计数器的最大计数值为N, 若要得到一个模值为M ( 3．2．1􀀁 反馈清0法

这种方法的基本思想是: 计数器从全0 状态S0 开始计数, 计满M 个状态后产生清0信号, 使计数器恢复到初态S0, 然后再重复上述过程。具体做法又分2种(异步清0和同步清0)情况:

( 1) 异步清0。

计数器在S0 ~ SM - 1共M 个状态中工作, 当计数器进入SM 状态时, 利用SM 状态进行

译码产生清0信号并反馈到异步清0端, 使计数器立即返回S0 状态。其示意图如图5( a)中虚线所示。由于是异步清0, 只要SM 状态一出现便立即被置成S0 状态, 因此SM 状态只在极短的瞬间出现, 通常称它为过渡态。在计数器的稳定状态循环中不包含SM 状态。

( a) 清0法 ( b) 置数法

图5 实现任意模值计数器的示意图

( 2) 同步清0。

计数器在S0 ~ SM - 1共M 个状态中工作, 当计数器进入SM - 1状态时, 利用SM - 1状态译码产生清0信号并反馈到同步清0 端, 要等下一拍时钟来到时, 才完成清0 动作, 使计数器返回S0。可见同步清0没有过渡状态, 如图5( a)中实线所示。

3.2.2􀀁 反馈置数法

置数法和清0法不同, 由于置数操作可以在任意状态下进行, 因此计数器不一定从全0

状态S0开始计数。它可以通过预置功能使计数器从某个预置状态Si 开始计数, 计满M 个状态后产生置数信号, 使计数器又进入预置状态Si, 然后再重复上述过程, 如图5 ( b)所示。这种方法适用于有预置功能的计数器。对于同步预置的计数器, 使置数( LD )有效的信号应从Si+ M - 1状态译出, 等下一个CP到来时, 才将预置数置入计数器, 计数器在Si,Si+

1…… Si+M - 1共M

个状态中循环, 如图5 ( b)中实线所示; 对于异步预置的计数器, 使置数

( LD )有效的信号应从Si+M 状态译出, 当Si+M 状态一出现, 即置数信号一有效, 立即就将预置数置入计数器, 它不受CP控制, 所以Si+M 状态只在极短的瞬间出现, 稳定状态循环中不包含Si+M , 如图5( b)中虚线所示。

综上所述: ( 1) 选择模M 计数器的计数范围,确定初态和末态; ( 2) 确定产生清0或置数信号的译码状态, 然后根据译码状态设计译码反馈电路; ( 3) 画出模M 计数器的逻辑电路。

参考文献：

[ 1]王永军, 李景华.数字逻辑与数字系统[M ].3 版.北京: 电子工业出版社, 2005: 128- 133􀀁

[ 2]朱定华, 陈林, 吴建新.电子电路测试与实验[M ].北京: 清华大学出版社, 2004: 95- 98􀀁

[ 3]电子技术应用实验室.电子技术应用实验教程[M ].成都: 电子科技大学出版社, 2005: 102- 105