数字电子技术实验5

暨南⼤学本科实验报告专⽤纸课程名称数字逻辑电路实验成绩评定

实验项⽬名称基本逻辑门实验指导教师秦岭松实验项⽬编号0712000405 实验项⽬类型验证型

实验地点家学⽣姓名陈焯基学号20180503 学院智能科学与⼯程学院专业电⼦信息科学与技术实验时间2020 年5 ⽉28 ⽇下午～5 ⽉28 ⽇下午⼀、实验⽬的

1.学会正确使⽤D、JK集成触发器。

2. 掌握门控D锁存器、边沿JK、D触发器的⼯作原理。

3.深刻理解门控锁存器电平触发⽅式和触发器边沿触发⽅式的区别。⼆、虚拟实验仪器及器材

4双输⼊与⾮门74LS00、双D正沿触发器74LS74、双JK负沿触发器74LS73、6反相器74LS04、4双输⼊与⾮门74LS08、逻辑电平指⽰灯、⽰波器、开关

芯⽚引脚图

暨南⼤学本科实验报告专⽤纸(附页)

三、实验步骤和测试分析

1.测试双D触发器74LS74中⼀个触发器的逻辑功能

（1）静态测试（单拍⼯作⽅式测试）⽅法测试验证74LS74中⼀个集成触发器的逻辑功能

测试电路如下图所⽰，调节开关能获得⾼电平和低电平，⽽CLK的上升沿也可通过开关的上下调节来获取。通过逻辑电平指⽰灯判断Q^(n+1)的电平，⽤表格记录实验数据。

①对照74LS

参照实验结果，指⽰灯亮起代表⾼电平1，指⽰灯熄灭则代表低电平0。经对⽐，理论值与实际值⼀致，74LS74集成触发器的逻辑功能在静态测试中得到验证。

（2）动态测试（连续⼯作⽅式测试）⽅法测试验证74LS74中⼀个集成触发器的逻辑功能①在D触发器的D引脚接0.1MHz信号源，CLK接0.5MHz信号源，利⽤数字信号仪测试触发器的⼯作波形，并记录分析D触发器动态⼯作特性。

②⽤4通道⽰波器测试和观察D端、CLK端、Q端三个同步时序波形。

测试电路图如下图所⽰，4通道⽰波器A通道接D端，B通道接CLK端，C通道接Q端。

a)CLR：0 PR：1

b)CLR：1 PR：0

c)CLR：1 PR：1

参照实验结果，5V代表⾼电平1，0V代表低电平0。经对⽐，理论波⾏与实际波形⼀致，74LS74集成触发器的逻辑功能在动态测试中得到验证。

2.⽤门电路构成门控D锁存器和D触发器电路测试分析触发⽅式及逻辑功能

⽤与⾮门74LS00、反相器74LS04和4双输⼊与门74LS08按照下图构成触发器，设计测试⽅法，写出测试步骤，测试逻辑功能，分析两个不同电路的触发⽅式，加深对触发器原理的理解。

（1）单拍测试

单拍测试D触发器时要体会的边沿触发的触发特性。测试电路如下图所⽰，调节开关能获得⾼电平和低电平，⽽CLK的上升沿和下降沿也可通过开关的上下调节来获取。通过逻辑电平指⽰灯判断Q的电平，指⽰灯点亮代表⾼电平，指⽰灯熄灭代表低电平。

实验过程中，D开关保持接通VCC，将CLK开关从与地线接通，此时Q 指⽰灯熄灭。将CLK开关往上打，与VCC接通后，Q指⽰灯点亮，且保持不熄灭的状态。将D开关往下打，D接低电平，Q指⽰灯仍不熄灭。让CLK 接低电平后，Q指⽰灯仍是亮着的

状态，再将CLK接⾼电平后，Q指⽰灯熄灭。这说明只有在CLK从低电平向⾼电平转变时，Q^(n+1) = D^n，否则Q^(n+1) =Q^n。

（2）连续⽅式测试：为了更好地理解上沿D触发器的边沿触发⽅式,请先采⽤⽰波器同时观察对⽐CLK和CLK’波形,观察窄脉冲产⽣电路由时钟CLK 产⽣边沿触发脉冲信号。再取CLK采⽤0.1MHZ信号源,D采⽤38KHz信号源，⽤数字信号同时观察CLK、CLK’、D、Q波形, 分析CLK、CLK’、D、Q波形，分析电路边沿D触发逻辑功能。

测试电路如下图所⽰，4通道⽰波器XSC1的A通道连的是CLK端，B 通道连的是D端，C通道连的是CLK’端，D通道连的是Q端。

4通道⽰波器的4个波形从上到下分别是CLK端、D端、CLK’端和Q端的波形，可以很明显的看出，当CLK’处于上升沿时，逻辑功能与D触发器⼀致，Q的波形变化结点也在CLK’的上升沿。从图中还可以看出，CLK’的上升沿位于CLK端的稍微往后的位置。

3.测试双JK触发器74LS73中⼀个触发器的逻辑功能

（1）静态测试（单拍⼯作⽅式测试）⽅法测试验证74LS73中⼀个JK触发器的逻辑功能

测试电路如下图所⽰，调节开关能获得⾼电平和低电平，⽽CLK的上升沿也可通过开关的上下调节来获取。通过逻辑电平指⽰灯判断Q^(n+1)的电平，⽤表格记录实验数据。

②对照74L

参照实验结果，指⽰灯亮起代表⾼电平1，指⽰灯熄灭则代表低电平0。经对⽐，理论值与实际值⼀致，74LS73的⼀个JK触发器的逻辑功能在静态测试中得到验证。

从真值表可见，JK触发器的逻辑功能相当丰富，可以实现保持（2、3⾏）、清0（4、5⾏）、置1（6、7⾏）和翻转（8、9⾏）。

（2）动态测试（连续⼯作⽅式测试）⽅法测试验证74LS73中⼀个JK触发器的逻辑功能①在JK触发器的J引脚接1MHz信号源，M引脚接0.5MHz信号源，CLK接3MHz信号源，利⽤数字信号仪测试触发器的⼯作波形，并记录分析JK触发器动态⼯作特性。

②⽤4通道⽰波器测试和观察J端、K端、CLK端、Q端三个同步时序波形。

测试电路图如下图所⽰，4通道⽰波器A通道接CLK端，B通道接J端，C通道接K端，D通道接Q端。

a)CLR：0

b)CLR：1

参照实验结果，5V代表⾼电平1，0V代表低电平0。经对⽐，理论波⾏与实际波形⼀致，74LS73的⼀个触发器的逻辑功能在动态测试中得到验证。

四、问题回答和实验⼩结

1.D触发器74LS74和JK触发器74LS73的PRE端和CLR端各起什么作⽤，什么电平为有效电平？当74LS74触发器需要实现Q n＋1＝D时，PRE端和CLR端应接什么电平？

答：D触发器74LS74的PRE端起到预置信号的作⽤，74LS74和74LS73的CLR 端都起清零信号的作⽤，它们都是低电平有效。当74LS74触发器需要实现Q n＋1＝D时，PRE端和CLR端都应接⾼电平。

2.74LS74中的D触发器当时钟脉冲信号CLK为1、0 或下跳且D 输⼊状态改变时，Q输出是否跟随改变？为什么？

答：74LS74中的D触发器当时钟脉冲信号CLK为1、0 或下跳且D 输⼊状态改变时，Q输出不会跟随改变，74LS74是CP脉冲上升沿到来才改变状态的边缘触发电路结构。

3.双稳态触发器的触发⽅式有⼏种？本实验中⽤到了哪⼏种不同触发⽅式？答：双稳态触发器的触发⽅式有2种：单端触发和计数触发。

4.常⽤的触发器按逻辑功能分类有哪⼏种？本实验中这两种⽅式都有⽤到。

答：常⽤的触发器按逻辑功能分类有4种： D触发器、JK触发器、T触发器、T’触发器。5.实验过程遇到的问题、现象及是否解决？怎样解决？

答：如图所⽰，在进⾏边沿触发原理体会时，由于CLK采⽤0.1MHZ信号源,CLK’是（从上往下数）第⼆个波形，它的频率也是100KHz，⽽D采⽤0.5MHz信号源，导致在CLK’与D进⾏与⾮运算时会导致Q的输出波形为直线，没有体现出D触发器的功能。

为了解决这个问题，⾸先要让D的波形与CLK’稍微错开点，将D频率调⼩，既能在标度较⼩的情况下，更好看出双触发器的边沿触发。

在静态测试中使⽤逻辑开关，虽然改变电平⾼低的变化，但会导致⽆法得到输出。为了在静态测试中做到得到上升沿和下降沿，通过开关的上下调节来获取。

实验总结：从真值表可见，D触发器时⼀种延迟型触发器，不管触发器的现态是0还是1，CP脉冲上升沿到来后，触发器的状态都将变成与CP脉冲上升沿到来时的D端输⼊值相同。

从真值表可见，JK触发器的逻辑功能相当丰富，可以实现保持、清0、置1和翻转。