民营科技２０１２年第１期 科技论坛 浅谈供电系统模拟传感器的抗干扰措施 蔺德佳暴洪成 （哈尔滨学院工学院电子信 Ｏ＿ｖ－程０８级，黑龙江哈尔滨１５００００） 摘要：现探讨了对模拟传感器干扰的种类，并进一步提出了供电系统的抗干扰措施。 关键词：模拟传感器；干扰；种类；防治措施 １）用硬件线路抑制尖峰干扰的影响。２）利用软件方法抑制尖峰干 模拟传感器的应用非常广泛，不论是在工业、农业、国防建设，还 是在日常生活、教育事业以及科学研究等领域，处处可见模拟传感器 扰。３）采用硬、软件结合的看门狗（ｗ￣ｃｈｄｏｇ）技术抑制尖峰脉冲的影 的身影。但在模拟传感器的设计和使用中，都有一个如何使其测量精 响。软件：在定时器定时到之前，ＣＰＵ访问一次定时器，让定时器重新 度达到最高的问题。这就要求设计制作者必须注意到模拟传感器电路 开始计时，正常程序运行，该定时器不会产生溢出脉冲，ｗａｔｃｈｄｏｇ也就 则ＣＰＵ就不会在定时到 图上未表示出来的某些问题，即抗干扰问题。只有搞清楚模拟传感器 不会起作用。一旦尖峰干扰出现了“飞程序”，的干扰源以及干扰作用方式，设计出消除干扰的电路或预防干扰的措 之前访问定时器，因而定时信号就会出现，从而引起系统复位中断，保 证智能仪器回到正常程序上来。４）实行电源分组供电，例如：将执行电 施，才能达到应用模拟传感器的最佳状态。 机的驱动电源与控制电源分开，以防止设备间的干扰。５）采用噪声滤 １干扰的种类 一１）常模干扰。常模干扰是指干扰信号的侵入在往返２条线上是 波器也可以有效地抑制交流伺服驱动器对其它设备的干扰。该措施对 致的。常模干扰来源一般是周围较强的交变磁场，使仪器受周围交 以上几种干扰现象都可以有效地抑制。６）采用隔离变压器。考虑到高 变磁场影响而产生交流电动势形成干扰，这种干扰较难除掉。２）共模 频噪声通过变压器主要不是靠初、次级线圈的互感耦合，而是靠初、次 干扰。共模干扰是指干扰信号在２条线上各流过一部分，以地为公共 级寄生电容耦合的，因此隔离变压器的初、次级之间均用屏蔽层隔离， 回路，而信号电流只在往返２个线路中流过。共模干扰的来源一般是 减少其分布电容，以提高抵抗共模干扰能力。 设备对地漏电、地电位差、线路本身具有对地干扰等。由于线路的不平 衡状态，共模干扰会转换成常模干扰，就较难除掉了。３）长时干扰。长 结束语 抗干扰是一个非常复杂、实践ｌ生很强的问题，一种干扰现象可能 时干扰是指长期存在的干扰，此类干扰的牦 是干扰电压长期存在且 是由若干因素引起的。变化不大，用检测仪表很容易测出，如电源线或邻近动力线的电磁干 因此，在智能传感器、仪器以及测控系统的设计中，我们不仅应预 扰都是连续的交流５０Ｈｚ工频干扰。４）意外的瞬时干扰。意外瞬时干 先采取抗干扰的措施，在调试过程中还应及时分析出遇到的现象，对 仪器仪表的电路原理、具体布线、屏蔽、电源的抗扰动能力、数 扰主要在电气设备操作时发生，如合闸或分闸等，有时也在伴随雷电 传感器、字地或模拟地的处理以及防护形式不断改进，提高传感器的可靠性和 发生或无线电设备工作嘲１司产生。 ２供电系统模拟传感器的抗干扰设计 稳定 。 浅谈集成电路产业的发展重点和关键技术 陈方舟窦志强 （哈尔滨学院工学院电子信息工程０８级，黑龙江哈尔滨１５００００） 摘要：由于集成电路产品是所有技术的最终栽体，是一切研究成果的最终体现，是检验技术转化为生产力的最终标志，所以，产品 是纲，技术是目，必须以两个核心产品为龙头，带动两组产品群的开发。 关键词：集成电路；发展；关键技术 刻蚀中避免将栅刻穿，要求不同材料的刻蚀速率要大，即选择比较大； １ ＳｏＣ设计平台与ＳＩＰ重用技术 基于平台的ＳｏＣ设计技术和硅知识产权（ｓＩＰ）的重用技术是ＳｏＣ 为了保持各向异性刻蚀的剖面，刻蚀过程中要形成侧壁钝化，并要考 产品开发的核心技术，是未来世界集成电路技术的制高点。 虑刻蚀后的清除；要提高刻蚀成品率必须设法降低缺陷密度和缺陷尺 寸；要解决所渭天线效应造成的Ｐｌａｓｍａ电荷积累损伤；对刻蚀残留物 ２新兴及热门集成电路产品开发 以提高二次清洗间平均间隔时间（ＭＴＢｃ）和缩短 项目主要内容包括：６４位通用ＣＰｕ以及相关产品群、３ｃ多功能 要解决自清洗问题，融合的移动终端芯片组开发（８Ｏ２．１ １协议）、网络通信产品开发、数字 清洗和恢复平均时间（ＭＴＴＣＲ）以提高开机时间需要解决新一代光刻 信息产品开发、平面显示器配套集成电路开发等。 胶带来的线条边缘粗糙度问题，等一系列新问题。而对于大生产设备 ３ １２英寸９０／６５纳米微型生产线 而言，还要解决生产率，重复性、成品率，耐久性、可靠性、安全环保和 项目主要内容有：等离子体氮化栅ＳｉＯＮ薄膜（等效膜厚＜１．５ｎｍ） 较大的工艺窗口等诸多问题。 的形成工艺；Ｈｆ０２、Ｚｒ０２等新型高介电常数（ｈｉｇｈ－Ｋ）棚介质的制备方 ６ ６Ｏ纳米节点曝光设备（Ｆ２准分子激光曝光机）法、ｂｉｇｈ－Ｋ／Ｓｉ界面质量控制、ｈｉｇｈ—Ｋ栅介质的稳定性和可靠性，探索 现在ＡＳＭＬ公司和ＳＶＧＬ公司合并后与Ｃａｄ Ｚｅｉｓｓ，ＡＭＤ，Ｍｏ— 金属栅新结构的制备工艺，获得适用于６５ｎｍ ＣＭＯＳ制造的新型栅叠 ｔｏｒｏｌａ，Ｐｈｉｌｉｐｓ，ＴＳＭＣ等公司宣布２００３年推出生产型１５７ｒｉｍ曝光机， 分辨率为７０ｎｍ，预计在２００４年包括抗蚀剂、掩模、工艺及设备本身 层（ｇａｔｅ ｓｔａｃｋ）结构技术等。 将完全成熟，在２００５年后可能承担大量生产的工艺任务，若增加分 ４高密度集成电路封装的工业化技术 ５７ｎｍ的设备根据 项目主要内容包括：系统集成封装技术、５０微米以下的超薄背面 辨率增强技术（ＲＥＴ）就能够做到５０ｎｍ工艺。１ＳＶＧＬ设计共１８个部件，其中需要６个新部件，他们是曝光光源、光 减薄技术、圆片级封装技术、无铅化产品技术等。 束传输系统、照明光学系统、剂量／Ｂ暴光量控制、投影光学和环境控制 ５ ６Ｏ纳米节点刻蚀设备（介质刻蚀机） 用ＣａＦ２材料制作的分束器立方体的单晶和制造 项目主要内容：要求各向异性刻蚀，刻出符合ｃＤ偏差要求的线 系统。从材料上讲，条刻蚀剖面（Ｅｔｃｈ Ｐｒｏｆｉｌｅ）接近９００；大面积片子上要保持均匀他密集 是十分关键的问题，ＳＶＧＬ已发展出了１５寸ＣａＦ２大单晶键。此外窄 折反射光学系统等关键技术问题均有待突破。 线条与孤立线条要求刻蚀速率的一致，即要求小的微负载效应；在栅 带宽激光器、
