数字钟的制作

作者：刘敏 刘丰

来源：《科技资讯》 2013年第29期

刘敏 刘丰

（湖南省马王堆医院设备科 湖南长沙410016）

摘要：数字钟是一种用数字电子技术实现时、分、秒计时的装置，具有较高的准确性和直观性等各方面优势，因此它可以用来作为现代各种精密的数字控制电路的核心，拥有很高的探讨价值。电路元件大多为中小规模集成电路,是现下较为流行的数字钟的制作方案。现在技术上在数字钟的准确性和稳定性做的并不是很好，我将从根本上来还原数字钟最根本的计时模块来供大家讨论提升。

关键词：数字钟、报时电路、校时电路、显示、振荡电路、分频电路、计数电路

中图分类号：TP312文献标识码：A

文章编号：1672-3791(2013)10 (b)-0000-00

本文论述的数字钟是由振荡电路、分频电路、译码和显示电路、校时电路和报时电路等几个最基础的组成部分构成。数字钟的标准信号是需要频率相当稳定的1HZ脉冲，目前使用的都是石英晶体振荡器，数字钟的计时周期是24小时制，因此需要有一个24进制的计数器和俩个60进制计数器来组成分和秒。时间信息的时、分、秒是由七段数码管显示。校时电路采用开关控制高地电平转换来对时与分进行校时操作。整点报时电路将会从59分50秒开始，第51、53、57秒均会发出一次低音信号、第59秒将会发出一次高音信号，每次信号持续时间为1秒，在最后一次高音信号结束后，即到达整点。

1 系统原理框图

2 各功能块的划分和组成

2.1 脉冲产生电路

这里我用的是由石英晶振产生的频率相对稳定的脉冲，频率是2^15HZ。振荡器是数字钟的核心，它的稳定与否直接关系到整个系统的稳定与否。为了让系统稳定我在4060的10号和11号管脚处并联了一个电阻。

2.2 分频电路

用4060芯片分频后，可产生一个频率为2HZ的脉冲，再经过一个T触发器，可以产生计时所需的1Hz脉冲。

2.3、计时电路

由74ls90做计数器，实现60进制的分和秒计数以及24进制的时计数。

2.4、校时电路

采用开关控制高低电平转换分别对时、分进行校时操作。

3 整体电路

数字时钟的稳定性非常重要，我设计的数字时钟电路简单，接地和电路防抖做的都很好。理论上讲是一个非常稳定非常准确的系统。

参考文献

[1]方明安;;实验石英数字钟[J];电子制作;2000年04期

[2]肖林荣;Verilog HDL语言在数字电路设计中的应用[J];嘉兴学院学报;2004年03期

[3]徐红霞;;数字钟电路的设计[J];广东技术师范学院学报;2008年03期