您好,欢迎来到小侦探旅游网。
搜索
您的当前位置:首页复合膜及其制备方法[发明专利]

复合膜及其制备方法[发明专利]

来源:小侦探旅游网
(19)中华人民共和国国家知识产权局

(12)发明专利申请

(10)申请公布号 CN 111363183 A(43)申请公布日 2020.07.03

(21)申请号 202010116872.X(22)申请日 2020.02.25

(71)申请人 深圳赛兰仕科创有限公司

地址 518107 广东省深圳市光明区凤凰街

道凤凰社区观光路招商局光明科技园A3栋C608(72)发明人 黄双武 傅昕 

(74)专利代理机构 广州市华学知识产权代理有

限公司 44245

代理人 刘羽(51)Int.Cl.

C08J 7/043(2020.01)C08J 7/044(2020.01)C08J 7/06(2006.01)C08L 27/18(2006.01)

权利要求书1页 说明书8页 附图1页

C08L 71/12(2006.01)C08L 81/06(2006.01)C08L 61/16(2006.01)C08L 79/08(2006.01)

()发明名称

复合膜及其制备方法(57)摘要

本发明涉及电子材料领域,公开了一种复合膜及其制备方法,该方法包括以下步骤:对低k材料基膜进行表面处理;将超低介电常数材料涂覆在低k材料基膜一侧面上以形成超k材料涂层;将导电材料沉积在超k材料涂层远离低k材料基膜的一侧面上以形成导电层,对所述预备复合膜进行热处理及固化处理,得到复合膜。本发明能够降低复合膜的介电常数和介电损耗的同时,还能够提高低k材料基膜与导电层之间粘结性。

CN 111363183 ACN 111363183 A

权 利 要 求 书

1/1页

1.一种复合膜的制备方法,其特征在于,包括以下步骤:对低k材料基膜进行表面处理;

将超低介电常数材料涂覆在所述低k材料基膜一侧面上以形成超k材料涂层;

将导电材料沉积在所述超k材料涂层远离所述低k材料基膜的一侧面上以形成导电层,得到预备复合膜;

对所述预备复合膜进行热处理及固化处理,得到复合膜。2.根据权利要求1所述的复合膜的制备方法,其特征在于,所述低k材料基膜的材料包括PTFE、PSF、PPO、PPS、PEEK、PEK、PEKK、PEKEKK、PEEKK、PI和MPI其中至少一种。

3.根据权利要求1所述的复合膜的制备方法,其特征在于,所述超低介电常数材料包括Nanoglass、HSQ、SiLK、BCB、FOx、MSQ、HOSP、Black Diamond、Coral和Aurora其中至少一种。

4.根据权利要求1所述的复合膜的制备方法,其特征在于,所述导电材料包括液态金属、纳米金属浆料、金属靶材、石墨烯和导电高分子其中至少一种。

5.根据权利要求4所述的复合膜的制备方法,其特征在于,所述液态金属包括液态镓、液态铷、液态铯和液态汞其中至少一种,所述纳米金属浆料包括纳米银浆料、纳米铜浆料、纳米金浆料、纳米铝浆料和纳米镍浆料其中至少一种,所述金属靶材包括金靶材、银靶材、铜靶材、镍靶材、铝靶材、钛靶材和不锈钢靶材其中至少一种,所述导电高分子包括PAN和PPy其中至少一种。

6.根据权利要求2~5中任一所述的复合膜的制备方法,其特征在于,所述表面处理为等离子体表面处理或表面多孔处理。

7.根据权利要求2~5中任一所述的复合膜的制备方法,其特征在于,所述等离子体表面处理为直流等离子体处理或交流等离子体处理,所述表面多孔处理为激光打孔处理或刻蚀处理。

8.根据权利要求2~5中任一所述的复合膜的制备方法,其特征在于,所述涂覆方法为旋涂、刷涂、浸涂或流涂。

9.根据权利要求2~5中任一所述的复合膜的制备方法,其特征在于,所述沉积方法为3D打印、丝网印刷、物理气相沉积或真空镀。

10.一种复合膜,其特征在于,包括:经过表面处理的低k材料基膜;超k材料涂层,所述超k材料涂层涂覆在所述低k材料基膜的一侧面上;及导电层,所述导电层沉积在所述超k材料涂层远离所述低k材料基膜的一侧面上。

2

CN 111363183 A

说 明 书复合膜及其制备方法

1/8页

技术领域

[0001]本发明涉及电子材料领域,特别是涉及一种复合膜及其制备方法。

背景技术

[0002]随着5G时代的到来,相比于4G,5G的各项参数都有质的飞跃,这是由于 5G高频率下的频带还没被划分,可以用的带宽高,因此网络速度快。目前来说,国际国内主流规划的5G频段可分为5G低频频段和5G高频频段。现在正在进行的5G技术试验主要以28GHz进行。由于电磁波具有频率越高,波长越短,越容易在传播介质中衰减的特点,频率越高,要求天线材料的损耗越小。这就对于5G高频天线材料的介电损耗提出了更高的要求。与此同时,在超大规模集成电路中集成度不断提高,当集成电路的特征尺寸变得更小时,多层布线和逻辑互联层数增加,从而互连寄生的电阻,电容引起的RC延迟上升,这了高速性能并导致能耗增加。串扰和能耗已成为发展高速、高密度、低功耗和多功能集成电路急需解决的瓶颈问题。层间及线间介质需要应用新型的更低介电常数材料,来提高器件的集成度并进一步减小延迟时间。

[0003]4G时代的天线制造材料最初采用PI(聚酰亚胺)膜。但PI膜在10Ghz以上损耗明显,无法满足5G终端的需求。LCP(Liquid Crystal Polymer,液晶聚合物)逐渐得到应用。由于LCP造价昂贵、工艺复杂,目前MPI(Modified Polyimide,改良的聚酰亚胺)成为5G时代早期天线材料的主流选择之一。由于 PI膜具有较高的技术门槛及材料特殊性,目前PI膜主要供应商仍为海外企业,包括杜邦(Dupont)、日本宇部兴产(Ube)、钟渊化学(Kaneka)、韩国 SKCK-OLONPI和国内企业地区的达迈科技等,这几家公司基本垄断了电子级聚酰亚胺薄膜以上的高性能聚酰亚胺薄膜市场。LCP天线多个环节技术壁垒较高,目前电子级LCP材料主要被日美企业垄断,主要生产企业包括日本的村田制作所、可乐丽、Gore-Tex、宝理塑料和美国杜邦公司,国内企业主要有沃特股份。但是,LCP和MPI在5G高频情况下(毫米波时),由于介电损耗提高,也是无法满足终端需求的。这就需要开发适用于5G高频的低介电常数和低介电损耗的新材料。

发明内容

[0004]本发明的目的是克服现有技术中的不足之处,提供一种具有低介电常数和低介电损耗且粘接性能高的复合膜及其制备方法。

[0005]本发明的目的是通过以下技术方案来实现的:[0006]一种复合膜的制备方法,包括以下步骤:[0007]对低k材料基膜进行表面处理;

[0008]将超低介电常数材料涂覆在所述低k材料基膜一侧面上以形成超k材料涂层;[0009]将导电材料沉积在所述超k材料涂层远离所述低k材料基膜的一侧面上以形成导电层,得到预备复合膜;

[0010]对所述预备复合膜进行热处理及固化处理,得到复合膜。

3

CN 111363183 A[0011]

说 明 书

2/8页

在其中一种实施方式,所述低k材料基膜的材料包括PTFE、PSF、PPO、 PPS、PEEK、

PEK、PEKK、PEKEKK、PEEKK、PI和MPI其中至少一种。[0012]在其中一种实施方式,所述超低介电常数材料包括Nanoglass、HSQ、SiLK、 BCB、FOx、MSQ、HOSP、Black Diamond、Coral和Aurora其中至少一种。[0013]在其中一种实施方式,所述导电材料包括液态金属、纳米金属浆料、金属靶材、石墨烯和导电高分子其中至少一种。[0014]在其中一种实施方式,所述液态金属包括液态镓、液态铷、液态铯和液态汞其中至少一种,所述纳米金属浆料包括纳米银浆料、纳米铜浆料、纳米金浆料、纳米铝浆料和纳米镍浆料其中至少一种,所述金属靶材包括金靶材、银靶材、铜靶材、镍靶材、铝靶材、钛靶材和不锈钢靶材其中至少一种,所述导电高分子包括PAN和PPy其中至少一种。[0015]在其中一种实施方式,所述表面处理为等离子体表面处理或表面多孔处理。[0016]在其中一种实施方式,所述等离子体表面处理为直流等离子体处理或交流等离子体处理,所述表面多孔处理为激光打孔处理或刻蚀处理。[0017]在其中一种实施方式,所述涂覆方法为旋涂、刷涂、浸涂或流涂。[0018]在其中一种实施方式,所述沉积方法为3D打印、丝网印刷、物理气相沉积或真空镀。

[0019]一种复合膜,包括:

[0020]经过表面处理的低k材料基膜;[0021]超k材料涂层,所述超k材料涂层涂覆在所述低k材料基膜的一侧面上;及[0022]导电层,所述导电层沉积在所述超k材料涂层远离所述低k材料基膜的一侧面上。[0023]与现有技术相比,本发明至少具有以下优点:

[0024]本发明通过对低k材料基膜进行表面处理来提高低k材料基膜表面的粘结性;再通过超k材料涂层,在能够降低复合膜的介电常数和介电损耗的同时,还能够提高低k材料基膜与导电层之间粘结性,以使低k材料基膜与导电层牢固粘接在一起;再通过导电层使复合膜具有优异的导电功能;再通过固化处理和热处理来消除复合膜的应力,提高复合膜的性能。如此得到的复合膜的介电常数在1.3~2.2范围,介电损耗在高频(28GHz)可达到10-4等级,应用在高频电子材料,能够提高器件的集成度,减小延迟时间,减少串扰和能耗。附图说明

[0025]为了更清楚地说明本发明实施例的技术方案,下面将对实施例中所需要使用的附图作简单地介绍,应当理解,以下附图仅示出了本发明的某些实施例,因此不应被看作是对范围的限定,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他相关的附图。

[0026]图1为本发明一实施方式的复合膜的制备方法的步骤流程图。[0027]图2为本发明一实施方式的复合膜的结构示意图。

具体实施方式

[0028]为了便于理解本发明,下面将参照相关附图对本发明进行更全面的描述。附图中给出了本发明的较佳实施方式。但是,本发明可以以许多不同的形式来实现,并不限于本文

4

CN 111363183 A

说 明 书

3/8页

所描述的实施方式。相反地,提供这些实施方式的目的是使对本发明的公开内容理解的更加透彻全面。

[0029]需要说明的是,当元件被称为“固定于”另一个元件,它可以直接在另一个元件上或者也可以存在居中的元件。当一个元件被认为是“连接”另一个元件,它可以是直接连接到另一个元件或者可能同时存在居中元件。本文所使用的术语“垂直的”、“水平的”、“左”、“右”以及类似的表述只是为了说明的目的,并不表示是唯一的实施方式。[0030]除非另有定义,本文所使用的所有的技术和科学术语与属于本发明的技术领域的技术人员通常理解的含义相同。本文中在本发明的说明书中所使用的术语只是为了描述具体的实施方式的目的,不是旨在于本发明。本文所使用的术语“及/或”包括一个或多个相关的所列项目的任意的和所有的组合。[0031]一实施方式,请参阅图2,一种复合膜10,包括经过表面处理的低k材料基膜110、超k材料涂层120及导电层130,所述超k材料涂层120涂覆在所述低k材料基膜110的一侧面上;所述导电层130沉积在所述超k材料涂层120 远离所述低k材料基膜110的一侧面上。[0032]需要说明的是,本发明的复合膜10中,低k材料基膜110的材料采用PTFE、 PSF、PPO、PPS、PEEK、PEK、PEKK、PEKEKK、PEEKK、PI和MPI等高分子绝缘膜材料,它们含有低介电基团,如芳族聚合物、含氟基团、含硅基团等,使其本身具有低介电常数和低介电损耗,还具有优良的电气性能、耐化学腐蚀性能、耐热性能,使用温度范围广、吸水性低,高频率范围内介电性能变化小,非常适用于作为5G高频的基板材料。但由于高分子绝缘膜材料与金属材料之间的结合力极差,使得低k材料基膜110与导电层130之间的结合力极差,在微电子电路方面的应用上受到很大的,如果能够很好地解决低k材料基膜110 与导电层130之间粘结性差的问题,会让复合膜10替代LCP和MPI材料,成为5G和6G时代未来发展的趋势。本发明的超k材料涂层120采用Nanoglass、 HSQ、SiLK、BCB、FOx、MSQ、HOSP、Black Diamond、Coral和Aurora等具有超低介电常数和超低介电损耗的材料,它们本身还具有较高的粘接力,如此通过表面处理和超k材料涂层120,在能够降低复合膜10的介电常数和介电损耗的同时,还能够提高低k材料基膜110与导电层130之间粘结性,以使低k 材料基膜110与导电层130牢固粘接在一起。如此得到的复合膜10的介电常数在1.3~2.2范围,介电损耗在高频(28GHz)可达到10-4等级,应用在高频电子材料,能够提高器件的集成度,减小延迟时间,减少串扰和能耗。

[0033]为了进一步降低复合膜10的介电常数和介电损耗,提高复合膜10的机械强度、压缩强度、抗拉伸强度、电绝缘性能、耐化学腐蚀性、耐热性和使用温度范围,一实施例,所述低k材料基膜110的材料包括PTFE、PSF、PPO、PPS、 PEEK、PEK、PEKK、PEKEKK、PEEKK、PI和MPI其中至少一种。例如,所述低k材料基膜110的材料包括PTFE、PSF、PPO、PPS、PEEK、PEK、PEKK、 PEKEKK、PEEKK、PI和MPI的共同混合物。例如,所述低k材料基膜110的材料包括PTFE、PSF、PPO、PPS、PEEK、PEK、PEKK、PEKEKK、PEEKK、 PI或者MPI。如此,选取PTFE(聚四氟乙烯)、PSF(聚砜)、PPO(聚2,6-二甲基-1,4-苯醚)、PPS(聚亚苯基硫醚)、PEEK(聚醚醚酮)、PEK(聚醚酮)、 PEKK(聚醚酮酮)、PEKEKK(聚醚酮醚酮酮)、PEEKK(聚醚醚酮酮)、PI(聚酰亚胺)和MPI(聚酰亚胺树脂)等高分子绝缘膜材料,它们含有低介电基团,如芳族聚合物、含氟基团、含硅基团等,使其本身具有低介电常数和低介电损耗,还具有优良的机械强度、压缩强度、抗拉伸强度、电绝缘性能、耐化学腐蚀性能、耐热性能,使用温度范围广、吸水性低,高频率范

5

CN 111363183 A

说 明 书

4/8页

围内介电性能变化小,能够进一步降低复合膜10的介电常数和介电损耗,提高复合膜10的机械强度、压缩强度、抗拉伸强度、电绝缘性能、耐化学腐蚀性、耐热性和使用温度范围。[0034]为了进一步降低复合膜10的介电常数和介电损耗,提高低k材料基膜110 与导电层130之间粘结性,一实施例,所述超k材料涂层120的材料包括 Nanoglass、HSQ、SiLK、BCB、FOx、MSQ、HOSP、Black Diamond、Coral和 Aurora其中至少一种。例如,所述超低介电常数材料包括Nanoglass、HSQ、SiLK、 BCB、FOx、MSQ、HOSP、Black Diamond、Coral和Aurora的共同混合物。例如,所述超低介电常数材料包括Nanoglass、HSQ、SiLK、BCB、FOx、MSQ、 HOSP、Black Diamond、Coral或者Aurora。其中,Nanoglass是Nanopore同 Honeywell推出的基于气凝胶的低介电常数材料,最低介电常数为1.3。FOx是 Dow Chemical开发的基于HSQ的低介电常数材料,介电常数为2.9。MSQ是 methylsilsesquioxane的缩写,是一种硅基高分子材料,介电常数为2.5~2.9。HSQ 为氢化硅氧烷,也是是一种硅基高分子材料,介电常数为2.5~2.9。HOSP是 Honeywell推出的基于有机物和硅氧化物的混合体的低介电常数材料。Black Diamond是应用材料公司推出的基于化学气相沉积碳掺杂氧化硅的低介电常数材料,介电常数为2.4。Coral是Novellus推出的基于化学气相沉积碳掺杂氧化硅的低介电常数材料,介电常数为2.7。Aurora是ASM International推出的基于化学气相沉积碳掺杂氧化硅的低介电常数材料,介电常数为2.7。SiLK是Dow Chemical开发的一种低介电常数材料,目前广泛用于集成电路生产,是一种芳香族热固性有机材料,含不饱和键,不含氟,不含氧和氮,介电常数为2.6。BCB 为苯并环丁烯树脂,介电常数为2.6。如此,选取Nanoglass、HSQ、SiLK、BCB、 FOx、MSQ、HOSP、Black Diamond、Coral和Aurora等具有超低介电常数和超低介电损耗的材料,它们本身还具有较高的粘接力,能够进一步降低复合膜10 的介电常数和介电损耗,提高低k材料基膜110与导电层130之间粘结性,以使低k材料基膜110与导电层130牢固粘接在一起。

[0035]为了进一步提高复合膜10的导电性能,一实施例,所述导电层130的材料包括液态金属、纳米金属浆料、金属靶材、石墨烯和导电高分子其中至少一种。例如,所述导电材料包括液态金属、纳米金属浆料、金属靶材、石墨烯或者导电高分子。例如,所述液态金属包括液态镓、液态铷、液态铯和液态汞其中至少一种,例如,所述液态金属包括液态镓、液态铷、液态铯和液态汞的共同混合物。例如,所述液态金属包括液态镓、液态铷、液态铯或者液态汞。例如,所述纳米金属浆料包括纳米银浆料、纳米铜浆料、纳米金浆料、纳米铝浆料和纳米镍浆料其中至少一种,例如,所述纳米金属浆料包括纳米银浆料、纳米铜浆料、纳米金浆料、纳米铝浆料和纳米镍浆料的共同混合物。例如,所述纳米金属浆料包括纳米银浆料、纳米铜浆料、纳米金浆料、纳米铝浆料或者纳米镍浆料。例如,所述金属靶材包括金靶材、银靶材、铜靶材、镍靶材、铝靶材、钛靶材和不锈钢靶材其中至少一种,例如,所述金属靶材包括金靶材、银靶材、铜靶材、镍靶材、铝靶材、钛靶材和不锈钢靶材的共同混合物。例如,所述金属靶材包括金靶材、银靶材、铜靶材、镍靶材、铝靶材、钛靶材或者不锈钢靶材。例如,所述导电高分子包括PAN和PPy其中至少一种。例如,所述导电高分子包括PAN和PPy的共同混合物。例如,所述导电高分子包括PAN或者PPy。如此,选取上述导电性能优良的导电材料,能够进一步提高复合膜10的导电性能。[0036]请参阅图1及图2,一种复合膜10的制备方法,包括以下步骤:[0037]S110,对低k材料基膜110进行表面处理。

6

CN 111363183 A[0038]

说 明 书

5/8页

需要说明的是,本发明通过对低k材料基膜110进行表面处理来提高低k 材料基膜

110表面的粘结性。例如,所述表面处理为等离子体表面处理。如此通过等离子体表面处理,利用等离子体引起低k材料基膜110表层聚合物化学成分和结构发生变化,生成亲水基团,来改善低k材料基膜110表面的润湿性和亲水性;并且通过等离子体的刻蚀作用,在低k材料基膜110表面形成一些极其微小的肉眼不可见的纳米级沟槽和凸出的纳米级短细条纹,来提高低k材料基膜110表面的粗糙度,从而综合提高低k材料基膜110表面的粘接性能,进而提高低k材料基膜110与导电层130之间粘结性。例如,所述等离子体表面处理为直流等离子体处理或交流等离子体处理。如此能够提高低k材料基膜 110表面的粘接性能。例如,所述表面处理为表面多孔处理。如此通过表面多孔处理在低k材料基膜110表面形成多个微米级微孔,以使超低介电常数材料能够浸入低k材料基膜110内部,来增加超k材料涂层120与低k材料基膜110 之间的粘接面积和粘接深度,从而提高低k材料基膜110与导电层130之间粘结性;同时通过多个微孔还能够降低低k材料基膜110的介电常数和介电损耗。例如,所述表面多孔处理为激光打孔处理或刻蚀处理。如此能够提高低k材料基膜110与导电层130之间粘结性,降低低k材料基膜110的介电常数和介电损耗。[0039]为了进一步提高低k材料基膜表面的粘接性能,一实施例,所述对所述低k 材料基膜进行等离子体处理的操作具体为:对所述低k材料基膜依次进行超声波清洗操作及烘干操作;在容器内设置导电活性网罩,将所述低k材料基膜放入至所述导电活性网罩内,再密封所述容器;对所述容器进行抽真空操作,接着向所述容器内通入处理气体;所述容器设置有导电容器壁,等离子体设备向所述导电容器壁及所述导电活性网罩输电,使所述导电容器壁为阳极,使所述导电活性网罩为阴极,使所述处理气体电离产生等离子体,对所述低k材料基膜进行等离子体处理。如此通过等离子体处理来在低k材料基膜表面引入新的亲水的羟基基团,以改善低k材料基膜表面的润湿性和亲水性;并且在低k材料基膜上形成一些极其微小的肉眼不可见的纳米级沟槽和凸出的纳米级短细条纹,来提高低k材料基膜表面的粗糙度,从而能够进一步提高低k材料基膜表面的粘接性能。[0040]为了进一步提高等离子体处理的处理效果,一实施例,所述等离子体设备为直流等离子体设备或交流等离子体设备,例如,所述直流等离子体设备输出的射频为100MHz~100GHz,例如,所述直流等离子体设备输出的射频为50GHz,例如,所述交流等离子体设备输出的微波为1GHz以上。例如,所述交流等离子体设备输出的微波为1GHz、5GHz、10GHz、50GHz或100GHz。例如,所述低 k材料基膜与所述导电活性网罩的距离为5mm~100mm。例如,所述低k材料基膜与所述导电活性网罩的距离为50mm。例如,所述等离子体处理的处理压力为 10Pa~500Pa。例如,所述等离子体处理的处理压力为2500Pa,。例如,所述等离子体处理的处理温度为50℃~250℃。例如,所述等离子体处理的处理温度为 150℃。例如,所述等离子体处理的处理时间为5min~5h。例如,所述等离子体处理的处理时间为2.5h。例如,所述处理气体包括氩气、氮气、氢气、甲烷和氧气其中至少一种。例如,所述导电容器壁的材质包括不锈钢、铜、银、镍和铝其中至少一种。例如,所述导电活性网罩的材质包括不锈钢、铜、银、镍和铝其中至少一种。如此能够进一步提高等离子体处理的处理效果。[0041]为了进一步降低复合膜10的介电常数和介电损耗,一实施例,所述低k材料基膜110的材料包括PTFE、PSF、PPO、PPS、PEEK、PEK、PEKK、PEKEKK、 PEEKK、PI和MPI其中至少一种。如此,选取PTFE、PSF、PPO、PPS、PEEK、PEK、PEKK、PEKEKK、PEEKK、PI和MPI等高分子绝缘膜

7

CN 111363183 A

说 明 书

6/8页

材料,它们含有低介电基团,如芳族聚合物、含氟基团、含硅基团等,使其本身具有低介电常数和低介电损耗,还具有优良的电气性能、耐化学腐蚀、耐热、使用温度范围广、吸水性低,高频率范围内介电性能变化小,能够进一步降低复合膜10的介电常数和介电损耗,进一步提高复合膜10的电气性能、耐化学腐蚀性、耐热性和使用温度范围,进一步降低复合膜10的吸水性。

[0042]S120,将超低介电常数材料涂覆在所述低k材料基膜110一侧面上以形成超k材料涂层120。

[0043]需要说明的是,本发明将超低介电常数材料涂覆在所述低k材料基膜110 一侧面上以形成超k材料涂层120,通过超k材料涂层120来降低复合膜10的介电常数和介电损耗,同时还能够提高低k材料基膜110与导电层130之间粘结性,以使低k材料基膜110与导电层130牢固粘接在一起。例如,所述涂覆方法为旋涂、刷涂、浸涂或流涂。如此能够降低复合膜10的介电常数和介电损耗,同时还能够提高低k材料基膜110与导电层130之间粘结性。[0044]为了进一步降低复合膜10的介电常数和介电损耗,进一步提高低k材料基膜110与导电层130之间粘结性,一实施例,所述超低介电常数材料包括 Nanoglass、HSQ、SiLK、BCB、FOx、MSQ、HOSP、Black Diamond、Coral和 Aurora其中至少一种。如此,选取Nanoglass、HSQ、SiLK、BCB、FOx、MSQ、 HOSP、Black Diamond、Coral和Aurora等具有超低介电常数和超低介电损耗的材料,它们本身还具有较高的粘接力,能够进一步降低复合膜10的介电常数和介电损耗,进一步提高低k材料基膜110与导电层130之间粘结性,以使低k 材料基膜110与导电层130牢固粘接在一起。[0045]S130,将导电材料沉积在所述超k材料涂层120远离所述低k材料基膜110 的一侧面上以形成导电层130,得到预备复合膜。[0046]需要说明的是,本发明将导电材料沉积在所述超k材料涂层120远离所述低k材料基膜110的一侧面上以形成导电层130,得到预备复合膜;通过导电层 130使复合膜10具有导电功能,能够应用在高频天线材料,从而提高器件的集成度,减小延迟时间,减少串扰和能耗。例如,所述沉积方法为3D打印、丝网印刷、物理气相沉积或真空镀。如此能够提高复合膜10的导电性能。

[0047]为了进一步提高复合膜10的导电性能,一实施例,所述导电材料包括液态金属、纳米金属浆料、金属靶材、石墨烯和导电高分子其中至少一种。例如,所述液态金属包括液态镓、液态铷、液态铯和液态汞其中至少一种。例如,所述纳米金属浆料包括纳米银浆料、纳米铜浆料、纳米金浆料、纳米铝浆料和纳米镍浆料其中至少一种。例如,所述金属靶材包括金靶材、银靶材、铜靶材、镍靶材、铝靶材、钛靶材和不锈钢靶材其中至少一种。例如,所述导电高分子包括PAN和PPy其中至少一种。如此,选取上述导电性能优良的导电材料,能够进一步提高复合膜10的导电性能。[0048]S140,对所述预备复合膜进行热处理及固化处理,得到复合膜10。[0049]需要说明的是,本发明通过固化处理来使得超低介电常数材料交联,提高复合膜10的耐热性、耐腐蚀性、粘接性等综合性能;再通过热处理来消除复合膜10的应力,进一步提高复合膜10的性能。

[0050]为了进一步消除复合膜10的应力,进一步提高复合膜10的性能,一实施例,所述热处理的温度为100℃~150℃,例如,所述热处理的温度为100℃、105℃、 110℃、115℃、120

8

CN 111363183 A

说 明 书

7/8页

℃、125℃、130℃、135℃、140℃、145℃或150℃。如此能够进一步消除复合膜10的应力,能够进一步提高复合膜10的性能。例如,所述固化处理的温度为25℃~250℃,例如,所述固化处理的温度为25℃、50℃、 75℃、100℃、125℃、150℃、175℃、200℃、225℃或250℃。[0051]与现有技术相比,本发明至少具有以下优点:

[0052]本发明通过对低k材料基膜110进行表面处理来提高低k材料基膜110表面的粘结性;再通过超k材料涂层120,在能够降低复合膜10的介电常数和介电损耗的同时,还能够提高低k材料基膜110与导电层130之间粘结性,以使低k 材料基膜110与导电层130牢固粘接在一起;再通过导电层130使复合膜10具有优异的导电功能;再通过固化处理和热处理来消除复合膜10的应力,提高复合膜10的性能。如此得到的复合膜10的介电常数在1.3~2.2范围,介电损耗在高频(28GHz)可达到10-4等级,应用在高频电子材料,能够提高器件的集成度,减小延迟时间,减少串扰和能耗。[0053]以下是具体实施例部分[00]实施例1[0055]S111,对低k材料基膜进行直流等离子体处理,其中,所述低k材料基膜的材料为PTFE。

[0056]S121,将Nanoglass旋涂在所述低k材料基膜一侧面上以形成超k材料涂层。[0057]S131,将纳米银浆料丝网印刷在所述超k材料涂层远离所述低k材料基膜的一侧面上以形成导电层,得到预备复合膜。[0058]S141,对所述预备复合膜进行热处理及固化处理,得到复合膜。[0059]实施例2[0060]S112,对低k材料基膜进行激光打孔处理,其中,所述低k材料基膜的材料为PPO。[0061]S122,将SiLK浸涂在所述低k材料基膜一侧面上以形成超k材料涂层。[0062]S132,将金靶材真空镀在所述超k材料涂层远离所述低k材料基膜的一侧面上以形成导电层,得到预备复合膜。[0063]S142,对所述预备复合膜进行热处理及固化处理,得到复合膜。[00]实施例3[0065]S113,对低k材料基膜进行交流等离子体处理,其中,所述低k材料基膜的材料为PSF。

[0066]S123,将HSQ刷涂在所述低k材料基膜一侧面上以形成超k材料涂层。[0067]S133,将液态镓3D打印在所述超k材料涂层远离所述低k材料基膜的一侧面上以形成导电层,得到预备复合膜。[0068]S143,对所述预备复合膜进行热处理及固化处理,得到复合膜。[0069]实施例4[0070]S114,对低k材料基膜进行刻蚀处理,其中,所述低k材料基膜的材料为 PEEK。[0071]S124,将BCB流涂在所述低k材料基膜一侧面上以形成超k材料涂层。[0072]S134,将石墨烯丝网印刷在所述超k材料涂层远离所述低k材料基膜的一侧面上以形成导电层,得到预备复合膜。[0073]S144,对所述预备复合膜进行热处理及固化处理,得到复合膜。[0074]实施例5

9

CN 111363183 A[0075]

说 明 书

8/8页

S115,对低k材料基膜进行直流等离子体处理,其中,所述低k材料基膜的材料为

PI。

S125,将MSQ刷涂在所述低k材料基膜一侧面上以形成超k材料涂层。

[0077]S135,将PAN真空镀在所述超k材料涂层远离所述低k材料基膜的一侧面上以形成导电层,得到预备复合膜。[0078]S145,对所述预备复合膜进行热处理及固化处理,得到复合膜。[0079]对比例1

[0080]将环氧树脂胶粘剂刷涂在所述低k材料基膜一侧面上以形成胶粘层,将纳米银浆料丝网印刷在所述胶粘层远离所述低k材料基膜的一侧面上以形成导电层,得到预备复合膜。对所述预备复合膜进行热处理及固化处理,得到复合膜。[0081]实验:1、分别检测实施例1~5的复合膜和对比例1的复合膜的介电常数和介电损耗,检测结果见表1。[0082]2、根据GB/T9286-1998划格试验标准,分别检测实施例1~5的复合膜和对比例1的复合膜的导电层与低k材料基膜之间的附着力,检测结果见表1。[0083]表1

  对比例1 实施例1 实施例2 实施例3 实施例4 介电常数(28GHz) 4.30 1.30 2.20 2.00 1.80 介电损耗(28GHz) 0.012 0.0008 0.0009 0.0009 0.0008 附着力等级 2级 0级 0级 0级 0级

[0085]由表1可见,本发明的复合膜的介电常数和介电损耗远远低于对比例1的复合膜的介电常数和介电损耗,本发明的导电层与低k材料基膜之间的附着力远远高于对比例1的导电层与低k材料基膜之间的附着力。本发明的复合膜的介电常数在1.3~2.2范围,介电损耗在高频(28GHz)可达到10-4等级,应用在高频天线材料,能够提高器件的集成度,减小延迟时间,减少串扰和能耗。

[0086]以上所述实施例仅表达了本发明的几种实施方式,其描述较为具体和详细,但并不能因此而理解为对发明专利范围的。应当指出的是,对于本领域的普通技术人员来说,在不脱离本发明构思的前提下,还可以做出若干变形和改进,这些都属于本发明的保护范围。因此,本发明专利的保护范围应以所附权利要求为准。

[0084][0076]

10

CN 111363183 A

说 明 书 附 图

1/1页

图1

图2

11

因篇幅问题不能全部显示,请点此查看更多更全内容

Copyright © 2019- xiaozhentang.com 版权所有 湘ICP备2023022495号-4

违法及侵权请联系:TEL:199 1889 7713 E-MAIL:2724546146@qq.com

本站由北京市万商天勤律师事务所王兴未律师提供法律服务