利用D触发器构成计数器

D 触发器构成的一、采用芯片 74LS74 ，管脚图以下：

说明： 74LS74 是上涨沿触发的双 D 触发器 , D 触发器的特征方程为

二、设计方案：

用触发器构成计数器。触发器拥有

表示一位二进制数。假如把 n 个触发器串起来，就能够表示 n 位二进制数。对

于十进制计数器，它的 10 个数码要求有 10 个状态，要用 4 位二进制数来构

成。下列图是由 D 触发器构成的 4 位异步二进制加法计数器。

三、实验台：

四、布线：

1、将芯片（ 1）的引脚 4 、10 连到一同，

2、将芯片（ 2）的引脚 4 、10 连到一同，

3、将芯片（ 1）的引脚 10 和芯片（ 2）的引脚 10 连到一同，

4、将芯片（ 1）的引脚 10 连到 +5V ；

10 、将芯片（ 1）的引脚 2、 6 接到一同，再将引脚

11 、将芯片（1 ）的引脚 8、12 接到一同，再将芯片（ 1）的引脚 8 接到芯片（2 ）

的引脚 3

12 、将芯片（ 2）的引脚 2、 6 接到一同，再将引脚

13 、将芯片（ 1）的引脚 5、 9 分别接到 Q 0、Q1，再将芯片（ 2 ）的引脚 5 、9

分别接到 Q2、Q3		0000
14 、分别将两芯片的14 脚接电源 +5V ，分别将两芯片的 五、考证：
接通电源 on ，默服输出	原始状态 0000
每输入一个 CP 信号（单击 CP）， 的状态就会相应的变化，变化规律为

（原始状态）、1000 、0100 、1100 、0010 、1010 、0110 、1110 、0001 、1001 、

0101 、 1101 、0011 、1011 、0111 、1111